赛灵思 - 第11页 - 电子技术论坛 - 广受欢迎的专业电子论坛!

赛灵思: 赛灵思; 收藏|RSS 经验: 9|组长: 曾12345

发帖

	帖子	作者/时间	回复/查看	最后发表


如何将IOSTANDARD属性分配给HSTL_II_18？	李瑜刈 2020-8-13	83410	李瑜刈 08-13 09:02
请问能用7系列做1:13 ISERDES吗？	王林 2020-8-13	61048	王林 08-13 08:44
如何使用IPROG和JTAG模拟电源循环？	刘柳 2020-8-13	11318	刘柳 08-13 06:55
取下uart电缆LED指示灯熄灭风扇停止工作闻到烧焦味是为什么？	梁云 2020-8-13	91489	梁云 08-13 06:24
在K7上运行HDMI2.0和DP设计怎么实现？	李汉荣 2020-8-13	11967	李汉荣 08-13 06:13
使用microlaze的LED显示屏怎么修改？	张雯雯 2020-8-12	11183	张雯雯 08-12 10:54
Answer_53586当使用内部参考时需要使用校准系数吗？	张览秀 2020-8-12	1754	张览秀 08-12 10:54
如何使用Artix7收发器设计SATA2？	毛雅清 2020-8-12	11401	毛雅清 08-12 10:51
如何解决CLOCK DEDICATED ROUTE FALSE？	王丽华 2020-8-12	110462	王丽华 08-12 10:50
Digilent的误导符号的解决办法?	曹雪琰 2020-8-12	31386	曹雪琰 08-12 10:45
如何用zedboard创建一个AXI接口应用程序？	康瑜玲 2020-8-12	21530	康瑜玲 08-12 10:37
如何实现Altium PCB设计中的内部走线长度？	李凤璐 2020-8-12	42461	李凤璐 08-12 10:17
Spartan 7-s的器件图和引脚规格是否可用？	李铭鑫 2020-8-12	31364	李铭鑫 08-12 09:55
将LVDS输出驱动器连接到ZYNQ 7030的HP Bank的方法？	罗玉婧 2020-8-12	72653	罗玉婧 08-12 09:34
FPGA无法在Artix 7上从SPI Flash启动的解决办法？	李军 2020-8-12	87083	李军 08-12 09:31
时序报告指出我的块ram源和目标存在负面松弛的原因？	高群 2020-8-12	71183	高群 08-12 09:29
使用JTAG到AXI Master无法调试设计的解决办法？	李欣 2020-8-12	92376	李欣 08-12 09:16
使用Zedboard的USB接口如何查看数据？	李晶 2020-8-12	101242	李晶 08-12 09:09
特定时钟区域的触发器缺陷的解决办法？	郭学娟 2020-8-12	71152	郭学娟 08-12 08:34
Artix 7极光通道键合失败的解决办法？	陈忠阳 2020-8-12	51243	陈忠阳 08-12 08:10
MINI_LVDS_25输出超出规格的解决办法？	朱寅竹 2020-8-12	163586	朱寅竹 08-12 07:32
Xilinx中的问题产生了具有边沿敏感中断的AXI组件怎么解决？	张琳 2020-8-12	21340	张琳 08-12 06:43
GTX收发器，读取速度低于500Mbps怎么办？	李戈 2020-8-12	41414	李戈 08-12 06:39
如何通过TXPRBSFORCEERR输入强制在Artix-7 GTP上产生BER？	杨雪 2020-8-12	41637	杨雪 08-12 06:09
请问如何提高GTX收发器的RX能力？	刘占宽 2020-8-12	72141	刘占宽 08-12 06:01
vivado工具中的ddr跟踪长度是多少？	张英 2020-8-11	11549	张英 08-11 11:24
为什么TQG（A）144封装的SPARTAN7-s比TQG（A）144封装的SPARTAN6-es具有更少IO-s的人？	李铭鑫 2020-8-11	11392	李铭鑫 08-11 11:15
SelectIO接口使用IDDR原语执行4x异步过采样	张丽华 2020-8-11	23533	张丽华 08-11 10:59
LVDS输出是否需要任何电压转换器？	高若琰 2020-8-11	31221	高若琰 08-11 10:54
请问XC7K325T在INIT_B上有内部上拉？	任斌 2020-8-11	31609	任斌 08-11 10:51