完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
有没有人使用过Digilent的Atlys主板？ 热衷于了解获得的DDR b / w以及适合使用该内存的MIG设置。 目前还没有参考设计 干杯， 马尼什 
0
|
|
相关推荐
41个回答
|
|
|
|
|
|
|
|
|
hihirschdaumen，
您是否曾在Atlys上使用DDR2？ 让我知道，我不确定是否购买此主板，因为除了Agillent用户指南声明“.....在800 MHz测试......”之外没有关于DDR2访问的参考设计/成功案例。 马尼什 |
|
|
|
|
|
|
|
|
|
|
|
他们的网站上写着“Atlys DDR2和SPI闪存控制器配置的源代码”。
我已经下载了zip文件，并且没有与DDR2相关的东西。 Digillent支持称参考设计将在下个季度推出。 因此，任何人都可以通过自己的努力进行探索。 |
|
|
|
|
|
|
|
|
2019-10-16 02:29:46
评论
|
|
|
|
|
|
|
|
|
我调查了MIG
在“存储器部件”选择中，未列出Atlys（MT47H64M16HR-25E）上的DDR2部件。 所以这使我们使用“创建自定义零件”，我们进入世界进入内存时序参数等。 在这个阶段，所提供的信息应该非常准确，因为它会影响生成的RTL的正确性和效率。 所以很多工作都存储在前面 |
|
|
|
|
|
MTH47H64M16XX-25E是为我列出的。
我只是假设部件号中的'HR'不会影响界面。 我还没有阅读入门指南，但它似乎有点直接。 我有点失望的是，digilent没有提供一个展示整个主板的ise webpack设计项目。 他们的文档对于Nexys2板来说要好得多。 与此同时，我让新的picoblaze处理器启动并运行得非常快。 我还将演示程序的HDMI输出连接到我的电视，有点令人失望。 图片上有各种嘈杂的红线。 我希望RAM可以配置为更好地工作。 我整天都在努力，下雪天！ |
|
|
|
|
|
|
|
|
|
|
|
首先，手册说“DDR2设备，Micron MT47H64M16-25E或同等产品”。
没有“H”作为第三个字符。 我认为这是你发布的错误。 其次，在Coregen 12.4的MIG 3.61中有一个名为“MT47H64M16XX-25E”的存储设备条目，但它是错误的。 如果查看MT47H64M16-25E的数据表，您会看到-25E部分的tRAS指定为45 ns，而MIG指定为40 ns。 单击“创建自定义零件”时，您可以在MIG中查看数据。 但是其他参数似乎没问题。 因此，您必须在MIG中创建自己的校正内存部分。 其他选项可以从手册，原理图或简单猜测中得出： 使用扩展的MCB性能范围（单击以启用） 频率：2.500 ps（400 MHz） 输出驱动强度：全强度（800 MHz数据速率还有什么？） RTT（标称值）ODT：150欧姆（例如，这里我们只有一个设备，即一个等级） DQS #Enable：使能（我们在内存通道的两个字节都有差分DQS，如Atlys手册第8页所示：UDQS_P，UDQS_N，LDQS_P和LDQS_N; L / U：低/高字节DQS; _P / _N：正 并否定） 高温自我刷新率：禁用（我的记忆不能在> 85°C的条件下运行;你们知道华氏温度85°C有多热吗？;-)） SSTL_Output驱动力：我不知道。 我把它保留为默认值（SSTL_2） 存储器引脚端接：校准输入端接（两个引脚均可在原理图和手册中找到） RZQ位置：L6 ZIO位置：C2 系统时钟：差分（手册中不是必需的吗？） 有没有人有缺失设置的想法？ 我希望这有帮助... |
|
|
2019-10-16 03:45:48
评论
|
|
|
所有这些信息都非常重要，应该是手动的。
它归结为试错，当人们购买“现成测试”的prto-board时，这种情况无法实现！ 由于主板必须已经过声称的800MHz DDR2访问测试，我不明白为什么这些设置不在手册中 |
|
|
|
|
|
我只是简单地看了一眼Atlys_ManTest3_InitMemTest_Clean EDK项目。他们使用MPMC Logicore来生成内存控制器而不是MIG。
此外，似乎它们在那里以300MHz（不是400，即800MHz DDR）运行DDR2，其存储器部分设置为“EDE1116AXX-8E”，其不仅与tRAS设置中的微米存储器不同，而且还与tRC不同。 并且他们使用ODT值“reserved / 50Ohms”，而不是150。 什么是最好的设置？ 为什么只有300 MHz？ |
|
|
|
|
|
阴沉，你在使用哪个时钟？
Atlys上的板载100 MHz振荡器是单端的。 请注意，如果要使用高于所输入时钟的内存频率，则必须在生成的文件中摆弄PLL参数。 感谢tRAS计时提示！ 我也不确定ODT值。 我发现文档和生成的测试应用程序非常令人困惑（似乎大多数人只是使用EDK）并正在编写一个使用MIG和ISE的教程，特别针对Atlys。 虽然还没有完成，但我希望能节省一些时间。 |
|
|
|
|
|
|
|
|
2019-10-16 04:37:52
评论
|
|
|
对于那些对Atlys董事会的参考设计感兴趣的人
不是以EDK为导向， 我正在移植OpenCores OpenRISC ORPSoC 董事会（http://opencores.org/openrisc）。 目前我有DDR2，以太网，SPI和UART工作和 Linux启动。 查看 http://www.chokladfabriken.org/projects/orpsoc-atlys for source and a 使用Linux预构建.mcs二进制文件。 目前我正在努力 HDMI输出。 斯特凡 |
|
|
|
|
|
我同时遇到很多关于MIG / DDR *和*视频的问题。
我可以让DDR2工作没问题。 同样适用于视频（即XAPP 495）。 但是当我一起尝试它们时，TMDS端口上没有信号。 似乎有关DDR设置的IOSTANDARDS导致视频在设计之外进行优化。 我可以为想要看一看的人提供一个演示项目。 |
|
|
|
|
|
固定....
对于其他任何愚蠢到达同样问题的人来说，问题是MIG定义了DEBUG，xapp495输出demo有`ifdef DEBUG语句。 这会导致视频无法正常运行并进行优化。 删除调试块使一切正常。 |
|
|
|
|
|
嗨Stefan，
你的项目听起来非常有趣，谢谢你。 我已经下载了源代码，跳转到/ doc目录，执行了./configure（运行良好）。 但是，当我试图'制作pdf'时，它抱怨'texi2dvi'找不到。 我已经安装了tex-live，但我找不到texi2dvi（我正常使用pdflatex）。 那是Ubuntu 10.4。 你知道我需要哪些软件包来创建文档吗？ 亲切的问候， - berndlrb |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1150浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8255
淘帖
747
