完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
嗨,我正在研究zynq7020,当我在vivado工具中配置zynq时,我们真的需要提到DDR3设置下的DDR3跟踪长度。
如果我没有提到迹线长度会发生什么 带着敬意 拉梅什 |
|
相关推荐
1个回答
|
|
@theertharamesha我猜你指的是Zynq DDR配置中的Training / Board Details设置。
如果是这样,请检查此AR:https://www.xilinx.com/support/answers/46778.html -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2324 浏览 7 评论
2739 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2223 浏览 9 评论
3301 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2372 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
664浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
470浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
238浏览 1评论
676浏览 0评论
1870浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-6 04:46 , Processed in 0.885278 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号