完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
SelectiO接口使用IDDR原语执行4x异步过采样。
时钟由MMCM或PLL原语生成，并通过BUFG时钟网络路由，并可使用器件内任何选定的输入对单端或差分信号进行操作。 XAPP523是由MMCM原语编写和编写的。 我有9种不同的LVDS数据源。 我可以使用Artix 7 MMCM和PLL组合并获得9种不同的LVDS数据接收器。 Artix 7 XC7A100T有6个CMT每个CMT包含一个MMCM和一个PLL。 因此，在过采样模式下最多可以使用12个LVDS接收器。 我对吗？ 
0
|
|
相关推荐
2个回答
|
|
|
通常，过采样点是时钟不必与输入数据同步。
因此，除非您的9个LVDS数据源以不同的比特率运行，否则我真的不需要有9个独立的时钟。 在任何情况下，如果您需要6个以上的时钟发生器，则需要混合使用MMCM和PLL时钟。 请记住，PLL没有良好的相移功能。 通常，在过采样应用中不需要相移，但是如果您的数据实际上与时钟同步（不是我认为的“过采样”），则可能会使用精细的动态相移。 在这种情况下，PLL版本需要使用其他一些方式来移相，可能使用IDELAY。 - Gabor 在原帖中查看解决方案 |
|
|
|
|
|
通常，过采样点是时钟不必与输入数据同步。
因此，除非您的9个LVDS数据源以不同的比特率运行，否则我真的不需要有9个独立的时钟。 在任何情况下，如果您需要6个以上的时钟发生器，则需要混合使用MMCM和PLL时钟。 请记住，PLL没有良好的相移功能。 通常，在过采样应用中不需要相移，但是如果您的数据实际上与时钟同步（不是我认为的“过采样”），则可能会使用精细的动态相移。 在这种情况下，PLL版本需要使用其他一些方式来移相，可能使用IDELAY。 - Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
780浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3148
评论
淘帖
2242
