完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我们计划在不同线路速率的高速收发器线路上接收数据，最低为400Mbps。 接收器规范提供的最小线速率为500 Mbps。 有没有办法使用400Mbps流使用收发器（例如通过过采样，减少时钟分频器）？ 目前我们在收发器外使用过采样，但这阻止我们使用内部8b10b解码器和逗号对齐逻辑。 谢谢， 马蒂亚斯 
0
|
|
相关推荐
4个回答
|
|
|
男，
是的，过度采样是解决方案。 但是你需要为所有8B10B等添加逻辑，这很烦人。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2020-8-12 07:06:15
评论
|
|
|
嗨@ matthia***onora，
对于Ultrascale和Ultrascale +收发器也是如此，支持的线路速率从500 Mbps开始 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1139
淘帖
1355
