完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
ACDC反激电源模块的原边MOS管漏极尖峰电压问题
反激电源
尖峰抑制
jf_59213452
2023-9-22
来源：
电源技术论坛
过零检测电路无法得到正确的波形，求大神指导
+1
电路设计
过零检测
jf_04244345
2023-9-23
来源：
电路设计论坛
【verilog每日一练】testbench编写基本结构 Verilog fpga
yonglong11
2023-9-8
来源：
FPGA开发者技术社区
【verilog每日一练】Testbench的时钟信号的产生 Verilog fpga
yonglong11
2023-9-7
来源：
FPGA开发者技术社区
【verilog每日一练】Testbench的仿真时间单位和仿真精度 Verilog fpga
yonglong11
2023-9-6
来源：
FPGA开发者技术社区
【verilog每日一练】task语法 Verilog fpga
yonglong11
2023-9-5
来源：
FPGA开发者技术社区
【verilog每日一练】条件编译的使用 Verilog fpga FPGA开发 小眼睛FPGA
yonglong11
2023-8-31
来源：
FPGA开发者技术社区
【verilog每日一练】参数传递 Verilog fpga FPGA开发 小眼睛FPGA
yonglong11
2023-8-30
来源：
FPGA开发者技术社区
【verilog每日一练】parameter声明常量 Verilog fpga 小眼睛FPGA
yonglong11
2023-8-29
来源：
FPGA开发者技术社区
【verilog每日一练】case语句的使用 Verilog fpga 小眼睛FPGA
yonglong11
2023-8-28
来源：
FPGA开发者技术社区
【verilog每日一练】变量命名原则 Verilog fpga 小眼睛FPGA
yonglong11
2023-8-25
来源：
FPGA开发者技术社区
【verilog每日一练】generate-for语句的使用 Verilog fpga 小眼睛FPGA
yonglong11
2023-8-24
来源：
FPGA开发者技术社区
【verilog每日一练】reg型存储器声明（二维数组） Verilog fpga 小眼睛FPGA
yonglong11
2023-8-22
来源：
FPGA开发者技术社区
分析电流检测运放电路，输入电流I和输出电压Vout的关系
+50
运放电路
电路设计
歇斯底里123
2023-8-21
来源：
multisim论坛
【verilog每日一练】识别信号边沿 Verilog fpga 小眼睛FPGA
yonglong11
2023-8-21
来源：
FPGA开发者技术社区
【verilog每日一练】寄存器“打一拍” Verilog fpga 小眼睛FPGA
yonglong11
2023-8-18
来源：
FPGA开发者技术社区
【verilog每日一练】计数器计时 fpga Verilog 小眼睛FPGA
yonglong11
2023-8-17
来源：
FPGA开发者技术社区
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 （电路图） 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证：粤 B2-20160233
工商网监
湘ICP备2023018690号
问答
