发 帖  
赛灵思
赛灵思
赛灵思
收藏|RSS 经验: 9|组长: 曾12345
  帖子 作者/时间 回复/查看 最后发表
[无满意答案] 请帮忙选择一个套件 刘勇 2018-9-28 121142 刘勇 09-28 16:54
[无满意答案] Zynq,reVISION和CNN/DNN没有准备好? 黄剑屏 2018-9-28 11882 黄剑屏 09-28 16:54
[无满意答案] 使用ISE8来设计我的产品,但是使用乘数函数并合成此代码时出现警告 刘飞云 2018-9-28 11802 刘飞云 09-28 11:41
[无满意答案] Spartan-3 FPGA中的序列化和反序列化速度高达666 Mbps 冯伟 2018-9-28 12032 冯伟 09-28 11:41
[无满意答案] Spartan II中80 MHz频率怎么改进设计? 刘雪映 2018-9-28 1925 刘雪映 09-28 11:36
[无满意答案] 在两个FPGA中配置PROM如何连接 王学超 2018-9-28 32289 王学超 09-28 11:36
[无满意答案] Virtex 5中分隔符的实例化 崔丹 2018-9-28 51804 崔丹 09-28 11:35
[无满意答案] DCM编辑ptoblems Virtex 4更改任何参数所有DCM输出都会随着PSCLK和DCLKinputs一起启用 易静帜 2018-9-28 41701 易静帜 09-28 11:35
[无满意答案] 为什么工具在没有IBERT环回模式的情况下显示NO LINK 楚红梅 2018-9-28 36863 楚红梅 09-28 11:34
[无满意答案] 如何将输入/输出信号添加到芯片范围 刘桂珍 2018-9-28 11513 刘桂珍 09-28 11:34
[无满意答案] GTY TX驱动程序前后光标是否与主光标相同 李贞 2018-9-28 23116 李贞 09-28 11:33
[无满意答案] GTY 100G Aurora IP的一些问题 李泽坚 2018-9-28 43692 李泽坚 09-28 11:29
[无满意答案] 是否有关于为GTY收发器发布IBERT的讨论? 肖晓新 2018-9-28 42802 肖晓新 09-28 11:28
[无满意答案] 在Ultrascale GTY中使用DRP没有看到PRECURSOR和MAIN CURSOR寄存器 韩香茹 2018-9-28 42020 韩香茹 09-28 11:23
[无满意答案] 如何在一个四核中使用两个gtx收发器用于两个极光ips 陈萍 2018-9-28 94673 陈萍 09-28 11:21
[无满意答案] XAPP391错误检测 刘龙飞 2018-9-28 11000 刘龙飞 09-28 11:18
关闭

站长推荐 上一条 /6 下一条

返回顶部 返回版块