发 帖  
  • 回答了问题 2020-6-1 12:16

    write_cfgmem命令不生成多启动Mcs怎么回事

    elow是使用基于SPI SREC引导加载程序的MCS映像从串行闪存启动“外设测试”应用程序的过程。 从SDK创建SPI SREC引导加载程序应用程序。 在SREC引导加载程序应用程序源中,更改blconfig.h中的地址:#define FLASH_IMAG ...
  • 回答了问题 2020-6-1 08:28

    DCM_ADV的状态位是怎样的?

    您可以将状态位映射到板上的某些LED,或者如果您正在使用chipcope,则在statuspin上触发 我认为它会起作用 问候 Balkrishan 谢谢和RegardsBalkrishan ----------------------------------------------- ----------- ...
  • 回答了问题 2020-5-29 14:04

    如何通过JTAG配置2种不同类型的SPartan?

    连接JTAG电缆并检测您的设备。 根据IR长度,IMpact将同时显示该设备。 您可以在影响GUI中单独配置设备 检查这个xapp http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf 谢谢和RegardsBalk ...
  • 回答了问题 2020-5-29 12:59

    如何通过JTAG配置2种不同类型的SPartan?

    连接JTAG电缆并检测您的设备。 根据IR长度,IMpact将同时显示该设备。 您可以在影响GUI中单独配置设备 检查这个xapp http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf 谢谢和RegardsBalk ...
  • 回答了问题 2020-5-26 14:23

    如何使用Xilinx SDK检查此IP

    @ ushakiran1989浮点数只生成demo_tb测试平台,您可以在项目中添加它,可以帮助您模拟核心。 此核心的示例设计不可用,因此您无法生成它。 在该产品中,此核心上有一些示例可以帮助您创建自己的测试平台。 https:// ...
  • 回答了问题 2020-5-26 13:43

    Vviado将ip文件导入当前目录失败是怎么回事

    它支持但2GB内存相当低的大设计。 我建议你尝试更高的RAM大小。 我建议使用至少4 - 8GB RAM。 在这里,我们使用的是32 GB内存,因此很难抓住这些问题。 谢谢和RegardsBalkrishan ---------------------------------- ...
  • 回答了问题 2020-5-26 13:21

    Vviado将ip文件导入当前目录失败是怎么回事

    查看本指南https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_4/ug973-vivado-release-notes-install-license.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- - ...
  • 回答了问题 2020-5-26 12:56

    Vviado将ip文件导入当前目录失败是怎么回事

    您可以尝试一次创建新项目并导入少量IP。 要解决此问题,您可以生成具有相同配置的新IP 谢谢和RegardsBalkrishan ----------------------------------------------- --------------------------------------------- ...
  • 回答了问题 2020-5-26 09:17

    iMPACT添加设备错误是怎么回事

    您正在使用哪个操作系统。 检查这些步骤修复Project Navigator,iMPACT和License Manager注意:我假设您正在使用ISE 14.7并将其安装到默认位置打开以下目录:C:\ Xilinx \ 14.7 \ ISE_DS \ ISE \ lib \ nt64Find并 ...
  • 回答了问题 2020-5-25 16:16

    时间报告中用红色标记的术语是什么意思?

    门延迟是从路径的逻辑门的输入到输出的延迟量。 门延迟的值可以从定时库(即.lib)或SDF文件中获得(如果它们可用).Net延迟是从门的输出到定时路径中的下一个单元的输入的延迟量。 净延迟是由寄生电阻和栅极之间的 ...
  • 回答了问题 2020-5-25 15:52

    使用Backhaul LDPC IP内核无论如何设置输入信号都不会变高是为什么?

    Backhaul LDPC IP中断,不建议使用。 Xilinx发布新的LDPC编码器/解码器IP。 要获取访问权限,请访问https://www.xilinx.com/member/ldpc-enc-dec.html 谢谢和RegardsBalkrishan ---------------------------------- ...
  • 回答了问题 2020-5-25 15:35

    Vivado 2016.2无法在Debian中进行综合是为什么?

    请确保您使用的是兼容工具 http://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_2/ug973-vivado-release-notes-install-license.pdf 谢谢和RegardsBalkrishan ------------------------------------ ...
  • 回答了问题 2020-5-25 14:38

    系统verilog代码能用于spartan6 FPGA吗

    ISE不支持SystemVerilog,而是支持新的Xilinx设计工具Vivado。限制是Xilinx没有向后兼容 - 它只适用于最新的Virtex / Kintex-7和Spartan-7部件。 如果你想使用spartan-6。 您需要在MentorGraphics Precision Synthes ...
  • 回答了问题 2020-5-25 14:21

    系统verilog代码能用于spartan6 FPGA吗

    ISE不支持SystemVerilog,而是支持新的Xilinx设计工具Vivado。限制是Xilinx没有向后兼容 - 它只适用于最新的Virtex / Kintex-7和Spartan-7部件。 如果你想使用spartan-6。 您需要在MentorGraphics Precision Synthes ...
  • 回答了问题 2020-5-25 09:52

    AXI 1G / 2.5G以太网子系统在AXI4-Stream接口中的最大“数据包”大小是多少?

    启用巨型帧时,此核心支持的最大数据包为16Kb。 在正常模式下,它支持最大9 kb数据包大小 谢谢和RegardsBalkrishan ----------------------------------------------- ------------------------------------------- ...
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部