完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
操作系统:Debian 8
工具:Vivado 2016.2(系统设计) 我已经下载了xilinx.lic并将许可证复制到我的vivado工具,“查看许可证状态”没有问题, 完成块设计后,运行Synthesis,然后合成失败!! 附加是信息,是否有人可以修复它!? |
|
相关推荐
13个回答
|
|
|
|
|
|
None
|
|
|
|
嗨@ jhongyue2,
您是否可以尝试打开示例设计并运行综合以查看是否获得相同的行为? 谢谢, 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 |
|
|
|
None
|
|
|
|
jhongyue2,运行此命令获取已安装的lib列表可能很有用:ldconfig -v你可以在这里发布输出吗?-TD
|
|
|
|
另外,你运行64位或32位版本的Debian?
|
|
|
|
|
|
|
|
64位!!
|
|
|
|
请确保您使用的是兼容工具
http://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_2/ug973-vivado-release-notes-install-license.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
我发现出了什么问题〜“许可管理员使用的座位数”不适用于许可证管理器 - >查看许可证状态....我很好奇发生了什么〜我正在尝试修复它!
|
|
|
|
|
|
|
|
|
|
|
|
如何更新libc包“lib6_2.19-18 + deb8u4_amd64.deb”,谢谢。
|
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1153浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
583浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
449浏览 1评论
2004浏览 0评论
728浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 23:25 , Processed in 1.680066 second(s), Total 102, Slave 85 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号