完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
有没有人使用过DCM_ADV的状态位（DO [3：0]）？
我没有对DCM进行任何重新配置，但我认为当我丢失输入时钟时，看看是否可以使用DCM_ADV状态位进行通知会很有趣。 到目前为止，即使我将输入时钟移到DCM，我也无法获取状态位来告诉我任何内容。 我将DADDR，DI，DWE，DEN和DCLK都设置为'0'。 这是我可以收集的Virtex4用户指南告诉我要做的事情，以获得DCM状态。 只是好奇是否其他人成功完成了这项工作。 我可能只看LOCK信号，当它变低时，我知道我丢失了输入时钟。 然后我将使用几个计数器来判断时钟何时重新启动。 如果DCM状态位有效，它仍然会很整洁。 谢谢 
0
|
|
相关推荐
7个回答
|
|
|
嗨乔尔..
没有好友。 我没有使用状态位..我只是使用锁定位来初始化我的逻辑 任何方式，如果你的意图是陷阱时钟失败的情况..我认为你自然会需要一个二级clk信号..可能是RC或低功率晶体振荡器到backupclock监控逻辑... 那么还有另一种方式..你可以使用看门狗定时器off-fpga .. 如果fpga时钟失败..信标信号失败，从而警告看门狗定时器重置系统...... |
|
|
|
|
|
谢谢回复。
为了使用我可用的资源，我可能会使用板载时钟（供参考）+来自外部硬件的时钟......然后为每个时钟计时器。 如果状态位有效，那就太好了....我已经在使用DCM了，所以我认为它是“自由”逻辑。 |
|
|
|
|
|
嘿乔尔，
当使用状态位时，您应该查看状态1，这将告诉您CLKIN是否已停止，状态2告诉您CLKFX是否已停止，因此如果您使用CLKFX，请仅查看此状态。 您应该不经意地查看LOCK，但也可以查看状态1，如果删除输入时钟应该断言状态1应该没有问题。 |
|
|
|
|
|
谢谢，约翰尼。
是的，这些是值得关注的，但我无法让它发挥作用。 所有位始终读为“0”。 我正在通过Chipscope看他们。 你有这个工作吗？ 据我所知，我正在连接重新配置的东西，因为V4用户指南建议（大多数应该设置为'0'）。 我在'1'和'0'处尝试了DEN（如果您只想读取DCM状态，我会读到有关应该设置的相互矛盾的信息）。 乔尔 |
|
|
|
|
|
您可以将状态位映射到板上的某些LED，或者如果您正在使用chipcope，则在statuspin上触发
我认为它会起作用 问候 Balkrishan 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
我通常只是使用示波器来查看这些，当使用chipcope你用于Chipscope的CLK时，它是否来自DCM可能是一个问题。
|
|
|
|
|
|
我没有用它，但是你提到了你正在做的事情，我认为这是你在DO [15：0]上得到的低输出信号的来源。
根据HDL设计的v4库指南，DO [15：0]输出任何你必须设置DEN ='1'而不是低的任何东西。 但我认为你说你把所有这些都设置得很低......我不确定你正在使用哪个平台但我认为DCM_ADV上的virtex 2都是相似的。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3115 浏览 7 评论
3405 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2870 浏览 9 评论
3961 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3055 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1166浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1578
评论
淘帖
2201
