完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我有2个不同的Spartan设备。 一个是Spartan 3AN,第二个是Spartan 6.我知道我可以使用相同的JTAG,引脚短接在一起以允许配置。 但是,我不知道如何为2个不同的Spartan 3和Spartan 6执行此操作。如何选择要下载的位文件? 两者的PORG_B应该被拉高4.7K。 如果是这样,那么FPGA将如何知道它要用于配置比特流的设备? |
|
相关推荐
6个回答
|
|
连接JTAG电缆并检测您的设备。
根据IR长度,IMpact将同时显示该设备。 您可以在影响GUI中单独配置设备 检查这个xapp http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 在原帖中查看解决方案 |
|
|
|
因为你想在jtag中配置fpga,你将使用影响工具并为每个已经从ise工具生成的fpga分配位文件。
然后从冲击工具中单独配置fpga。 在jtag链中单独选择时,您可以检查每个fpga上的不同操作 |
|
|
|
|
|
|
|
以下链接将有助于jtag的基础知识..检查您的案例中的第13页
http://www.xilinx.com/support/documentation/application_notes/xapp139.pdf |
|
|
|
|
|
|
|
连接JTAG电缆并检测您的设备。
根据IR长度,IMpact将同时显示该设备。 您可以在影响GUI中单独配置设备 检查这个xapp http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1364浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 04:13 , Processed in 1.480707 second(s), Total 86, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号