完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我正在阅读“AXI 1G / 2.5G以太网子系统”的用户指南（版本PG138 2017年4月5日），并在第103页中说明： “因为数据帧的长度可以从1字节到9 Kb不等，并且每帧的控制信息是一个恒定的6个32位字，所以必须注意帧数据或控制数据的缓冲区填满的条件。 防止无序状况。“ 我还说在AXI4-Stream接口中“数据是以数据包的形式传输而不是连续流”。 最大9Kb“帧”大小是否也适用于通过AXI4-Stream接口发送的最大“数据包大小”？ 问候。 
0
|
|
相关推荐
2个回答
|
|
|
启用巨型帧时，此核心支持的最大数据包为16Kb。
在正常模式下，它支持最大9 kb数据包大小 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
你好，
感谢您的回复。我相信您指的是TCP / IP数据包大小。 从IP的角度来看，我不确定它们是否相同，但我要问的是数据表中提到的AXI4-Stream模型所引用的“数据包”。 要以另一种方式描述它，可以在AXI4-Stream接口上传输的最大字节数是多少？ 它是否也与16Kb的最大以太网帧大小相同？ 因此，如果我们从PHY接收一个16Kb大小的帧，那么整个16Kb也会作为一次数据传输在AXI4-Stream接口上发送，并且当16Kb的最后一个字被发送时，该信号被置位？ 问候， Edzel |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
758浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
370浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2744
评论
淘帖
1729
