完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我们不能将系统verilog代码用于spartan 6 FPGA吗？ 因为Xilinx ISE 14.x不支持.sv文件，而vivado将支持7系列FPGA以上。 问候， Nishant Angadi 
0
|
|
相关推荐
3个回答
|
|
|
ISE不支持SystemVerilog，而是支持新的Xilinx设计工具Vivado。限制是Xilinx没有向后兼容 - 它只适用于最新的Virtex / Kintex-7和Spartan-7部件。
如果你想使用spartan-6。 您需要在MentorGraphics Precision Synthesis等其他工具中使用SystemVerilog综合，并导入ISE或Vivado进行最终布局 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
这是正确的，没有SystemVerilog支持使用Xilinx工具的Spartan 6。
您可以使用第三方（例如Cadence，Mentor Graphics）工具来完成它，但这些工具并不便宜。 |
|
|
|
|
|
ISE不支持SystemVerilog，而是支持新的Xilinx设计工具Vivado。限制是Xilinx没有向后兼容 - 它只适用于最新的Virtex / Kintex-7和Spartan-7部件。
如果你想使用spartan-6。 您需要在MentorGraphics Precision Synthesis等其他工具中使用SystemVerilog综合，并导入ISE或Vivado进行最终布局 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
3148 浏览 7 评论
3437 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2899 浏览 9 评论
4100 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3083 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1359浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1197浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2760
评论
淘帖
2517
