完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1471
|
你好@ rahulsoni
你导入了多少个IP？ IP XCI在哪里？ 它是在本地磁盘还是网络驱动器上？ 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
您可以尝试一次创建新项目并导入少量IP。
要解决此问题，您可以生成具有相同配置的新IP 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨Deepika，
首先感谢您的快速回复。 我曾在Altera工作，对xilinx没有多少经验。 只有一个IP导入当前目录。 请试试你最后的2016X研讨会ZEDBOARD的材料，因为我想了解这是因为我的PC'2GB RAM。 什么是在2016.4 vesrion上工作所需的最低系统配置。 以下链接和附加图片为您的参考。 https://www.xilinx.com/support/university/vivado/vivado-workshops/Vivado-fpga-design-flow.html。 找到下面提到的PDF格式，我无法成功。 1-1-8。 在添加IP表单中，单击绿色加号按钮，然后单击添加目录...按钮，浏览到 lab4 \ ip目录。 突出显示ip目录，然后单击“选择”。 问候 Rahul Soni |
|
|
|
|
|
查看本指南https://www.xilinx.com/support/documentation/sw_manuals/xilinx2016_4/ug973-vivado-release-notes-install-license.pdf
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
嗨Balkrishna
谢谢你的链接。 我检查并确认2GB / 64位系统足以在xc7z020clg484-1设备和Vivado 2016.4工具上运行。 我认为这不是系统相关的问题。 问候 Rahul Soni |
|
|
|
|
|
它支持但2GB内存相当低的大设计。
我建议你尝试更高的RAM大小。 我建议使用至少4 - 8GB RAM。 在这里，我们使用的是32 GB内存，因此很难抓住这些问题。 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
HI Balkrishan，
我重新检查，系统RAM是3GB，抱歉错误的信息。 我点击“创建项目”窗口中的取消按钮，在导入到当前目录的过程中退出vivadotool。 我重新启动vivado并单击最近的项目，所有文件都已导入并正常工作。 我不明白什么是问题以及为什么在将文件导入当前目录时vivadohangs。 问候 Rahul Soni |
|
|
|
|
|
你好，
我也有完全一样的问题。 Vivado坚持使用弹出窗口，我需要杀死Vivado进程。 重新启动Vivado并重新打开项目后，IP就在项目中，但是指向原始位置的文件，而不是复制的位置（实际上IP文件实际上是复制的）。 这可能会弄乱很多东西，因为通常会将IP从一个项目复制到另一个项目以进行重新定制。 我不顾一切地观察这个问题。 我现在更喜欢手动复制.xci文件，然后要求Vivado提取它。 |
|
|
|
|
|
我也有同样的问题。
我正在使用Vivado 2016.4，并使用从同一Web位置下载的相同示例（2016_2_zynq_sources）。 我的机器有32GB RAM，但“创建项目”与导入IP挂起。 附了一个屏幕截图。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1327浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
457浏览 1评论
2012浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
5924
