[问答]

pcm1863做从能输出一个主时钟吗？

问答对人有帮助，内容完整，我也想知道答案 0 pcm1863做从能输出一个主时钟吗，有一个wifi模块做主，输出只有bclk，lrck和data，没有主时钟，然后输入到pcm1863，从1863里面可以输出一个主时钟吗 0 本主题由 Harmony技术专家于 2024-10-15 15:02 审核通过
2024-10-15 07:11:45　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 58 个回答。邀请回答 heks 该类别下有 57 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 lksas 该类别下有 46 个回答。邀请回答 wang21cj 该类别下有 45 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 44 个回答。邀请回答 fdhsfagd 该类别下有 42 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答颜刚YanG 该类别下有 40 个回答。邀请回答 zhhx1985 该类别下有 40 个回答。邀请回答 K_Ming 该类别下有 39 个回答。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 kghfh 该类别下有 39 个回答。邀请回答 zhouxk 该类别下有 39 个回答。邀请回答 kingnet6688 该类别下有 38 个回答。邀请回答 lifei639156 该类别下有 38 个回答，其中被选为最佳答案 1 次。邀请回答 msvdsufsdf 该类别下有 38 个回答。邀请回答深海零下一度1 该类别下有 38 个回答。邀请回答举报申换换相关推荐 • 打算用音频PCM1863采集模拟的带偏置的模拟电压，作为单端输入时，REF参考2.11.414V吗？ 94 • PCM4202主时钟和位时钟有时同步偏差导致噪音怎么解决？ 145* • PCM186X在做从模式时，SCKI和XO,XI不接，使用BCK做时钟是否可以？ 141 • 使用PCM4220进行小批量试制的时候，有的pcm4220不能正常指示过载，为什么？ 166 • 如何从Virtex 5 FPGA输出时钟信号 1639 • PCM5121输出接喇叭后噪音特别明显怎么解决？ 324 • 求助，请问PCM2904能实现耳机输入,USB输出的功能吗？ 120 • 请问PCM1808做为主模式的时候怎么用？ 95 • TP3094如何对数字输出的PCM进行一个性能指标测试？ 328 • I2S 和 PCM 转换问题 11383 2个回答

答案对人有帮助，有参考价值 0 不能，PCM1862的 SCKI（master clock input）是输入管脚。

2024-10-15 14:56:19 评论举报张帆

答案对人有帮助，有参考价值 0 PCM1863是一款音频编解码器，通常用于数字音频信号的编解码。在I2S音频接口中，PCM1863可以作为从设备（Slave）或主设备（Master）工作。在主模式下，PCM1863可以生成主时钟（Master Clock，MCLK），而在从模式下，它依赖于外部提供的主时钟。根据您的描述，您有一个WiFi模块作为主设备，输出BCLK（位时钟）、LRCK（左/右时钟）和DATA（数据），但没有主时钟。您想知道PCM1863是否可以在从模式下输出一个主时钟。在从模式下，PCM1863通常不会生成主时钟，因为它需要外部的主时钟信号来同步其内部时钟。然而，PCM1863有一个功能叫做“BCLK Master Mode”，在这个模式下，PCM1863可以使用BCLK作为主时钟源，从而生成MCLK。但是，这需要您的WiFi模块能够提供足够的BCLK信号来满足PCM1863的需求。以下是一些建议： 1. 检查PCM1863的数据手册，了解其在从模式下是否支持使用BCLK作为主时钟源。 2. 如果PCM1863支持BCLK Master Mode，确保您的WiFi模块提供的BCLK信号频率和相位与PCM1863的要求相匹配。 3. 如果PCM1863不支持BCLK Master Mode，您可能需要在系统设计中添加一个外部时钟源，以提供主时钟信号给PCM1863。总之，PCM1863在从模式下可能无法直接输出一个主时钟，除非它支持BCLK Master Mode，并且您的WiFi模块能够提供合适的BCLK信号。建议您查阅PCM1863的数据手册，以获取更详细的信息和指导。

2024-10-16 09:15:28 评论举报周煌煦