完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在尝试从FPGA向另一个设备输出一个时钟信号（10MHz）来驱动一个50欧姆的端接负载。 我试着用DDR来输出这个时钟。 我从主振荡器时钟输入（50MHz）到virtex板生成此信号。 我使用DCM以5来获得10Mhz。 然后我把它运行到DDR。 到目前为止，我没有运气。 有人可以给我指点吗？ 谢谢。 
0
|
|
相关推荐
5个回答
|
|
|
这是一个相当简单的任务（在这个主题的论坛中有多个线程）。
你说过你没有“运气好”，但对于任何人提供建议都没有足够的描述性。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
sunimal123写道：
嗨， 我正在尝试从FPGA向另一个设备输出一个时钟信号（10MHz）来驱动一个50欧姆的端接负载。 我试着用DDR来输出这个时钟。 我从主振荡器时钟输入（50MHz）到virtex板生成此信号。 我使用DCM以5来获得10Mhz。 然后我把它运行到DDR。 到目前为止，我没有运气。 有人可以给我指点吗？ 谢谢。 因此，请描述您的调试工作。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
Idid运行模拟并没有得到正确的结果。
with simulation我只是检查DCM的输出。 我不知道要尝试什么。 我所做的就是将50Mhz时钟减去5来获得10MHz。 |
|
|
|
|
|
您需要描述在模拟中有效的方法以及无效的方法。
有明确定义的问题，人们无法帮助你。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
sunimal123写道：
Idid运行模拟并没有得到正确的结果。 with simulation我只是检查DCM的输出。 我不知道要尝试什么。 我所做的就是将50Mhz时钟减去5来获得10MHz。 阅读V5数据表。 DCM输出可以是低频吗？ ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1617
评论
淘帖
737
