完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
当我在我的TOP级模块中推断它时，为什么DCM降低了我的合成频率:(从194MHz到84MHz :(我怎么能恢复它......先谢谢你的帮助我使用的是Virtex-4
参考：Nauman Mir 
0
|
|
相关推荐
6个回答
|
|
|
您是否使用了coregen时钟向导在您设计中生成DCM设置？
在实际硬件，模拟或两者中都可以看到“下拉”吗？ - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
感谢您的快速回复 .....
问题：您是否使用了coregen时钟向导在您设计中生成DCM设置？ 答：是的我也在使用Xilinx Design Suite 13.1及其CoreGen :( 问题：在实际硬件，模拟或两者中都可以看到“下拉”吗？ 答案：在合成过程之前的n之后，在Xilinx XST中看到了pulldown 什么是这背后的原因以及我如何能够避免这种现象.........我需要我的频率大于190而dcm但是怎么样？ |
|
|
|
|
|
问题：在实际硬件，模拟或两者中都可以看到“下拉”吗？
答案：在合成过程之前的n之后，在Xilinx XST中看到了pulldown 您是否在工作硬件上安装了合成设计并测量了时钟频率？ 请发布实例化此DCM的源代码部分，包括所有属性和信号连接。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
看一下下面的博客，看它是否有帮助：
http://myfpgablog.blogspot.com/2010/11/understand-maximum-frequency-reporting.html inevitable_wish写道： 当我在我的TOP级模块中推断它时，为什么DCM降低了我的合成频率:(从194MHz到84MHz :(我怎么能恢复它......先谢谢你的帮助我使用的是Virtex-4 参考：Nauman Mir 干杯，吉姆 |
|
|
|
|
|
Jim Wu提出了一个有趣的问题。
频率“拉下”是什么意思？ DCM的输出频率是否与您预期的不同？ 或者您指的是ISE时序分析器报告的“最大工作频率”？ 这是两个完全不同的问题...... - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 |
|
|
|
|
|
Hiinevitable，
您是在谈论综合报告中大致时钟频率的减少吗？ 干杯 Anirudh 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2413 浏览 7 评论
2820 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3371 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2456 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1028浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
576浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
434浏览 1评论
1998浏览 0评论
721浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
983
评论
淘帖
863
