完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好
我正在构建一个基于Spartan6 LX45T的SDI视频系统。 我想知道我可以在一个GTP磁贴中实现每个通道的分离外部参考时钟。 我在一个GTP tiLE中成功获得了lane0和lane1之间的案例共享参考时钟。 但我想让lane0和lane1根据自己的参考时钟单独工作。 结果,我在地图过程中遇到错误。 ISE显示BUFIO2是一个专用路由,只有一个选择。 据我所知,单通道SDI通道将刷新2个BUFIO2单元,因此一个GTP TILE与两个通道单独工作将需要总共4个BUFIO2。 不是吗? 到目前为止,虽然我启动了一个GTP TILE或两个GTP TILE,但我不能放置超过2个BUFIO2单元。 我怎样才能让四个通道作为自己的参考时钟。 需要很快帮助,非常感谢! 以上来自于谷歌翻译 以下为原文 Hi, all I am building a SDI video system base on Spartan6 LX45T. I want to know can i implement seperated external reference clock with each lane in one GTP tile. I have succeed for the case share reference clock between lane0 and lane1 within one one GTP TILE. But I want to let the lane0 and lane1 can be work seperatedly according their own reference clock. As a result, I am encountering error in map process. ISE show the BUFIO2 is a dedicated routing and have only one choice for its placement. As i know one lane SDI channel will comsum 2 BUFIO2 units, so one GTP TILE with two lane working seperately will need total 4 pcs BUFIO2. isn't it? By now, I can not place more than 2 BUFIO2 units although i initiate one GTP TILE or two GTP TILE. How can I let the four lanes act as their own reference clock. need soonly help, Thanks a lot!. |
|
相关推荐 |
|
只有小组成员才能发言,加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2445 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
780浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-4 01:10 , Processed in 4.092964 second(s), Total 48, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号