完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
4131
|
嗨，
我在synplify下面收到一条错误消息。 它显示引脚osc27m_i驱动1个PAD和9个非PAD负载。 但实际上它只驱动coregen生成的DCM模块。 DCM粉丝到其他模块。 我不知道 为什么synplify显示消息？ @E BN245：“/ project / sdi / sdi_rx / sdi_rx_FPGA / rtl_0815 / sdi_rx_top.v”：69：7：69：14 |端口'osc27m_i'在芯片上'sdi_rx_top'驱动1个PAD加载和9个非PAD加载 彼得 以上来自于谷歌翻译 以下为原文 Hi, I got one error message below from synplify. It shows that the pin osc27m_i drive 1 PAD and 9 non PAD loads. But actually it only drives a DCM module generated by coregen. And DCM fans out to other modules. I don't know why synplify shows the message? @E BN245:"/project/sdi/sdi_rx/sdi_rx_fpga/rtl_0815/sdi_rx_top.v":69:7:69:14|port 'osc27m_i' on Chip 'sdi_rx_top' drives 1 PAD loads and 9 non PAD loads Peter 
0
|
|
相关推荐
5个回答
|
|
|
DCM是原始的。
如果你在coregen中生成了一些东西，它可能就是一个包装器。 你是否 使用“计时向导”来创建这个“DCM？” 如果是这样，你需要确保选择“内部” 时钟源而不是“单端”或“差分”。 否则，向导将包含输入 在生成的包装器中缓冲，然后您可以获得您所看到的错误类型。 - Gabor 以上来自于谷歌翻译 以下为原文 A DCM is a primitive. If you've generated something in coregen, it's probably a wrapper. Did you use the "clocking wizard" to create this "DCM?" If so you need to make sure you select an "internal" clock source rather than "single-ended" or "differential." Otherwise the wizard will include the input buffer in the generated wrapper and then you can get the type of error you're seeing. -- Gabor |
|
|
|
|
|
嗨Gaber，
谢谢你的推荐。 这可能是问题所在。 非常感谢。 彼得 以上来自于谷歌翻译 以下为原文 Hi Gaber, Thanks for your recommend. It might be the problem. Many thanks. Peter |
|
|
|
|
|
嗨Gaber，
它在coregen上没有内部时钟源项。 但相反，它有一个没有缓冲区的项目。 这是你推荐的吗？ 谢谢。 彼得 以上来自于谷歌翻译 以下为原文 Hi Gaber, It doesn't have an item of internal clock source on coregen. But instead, it has an item of no buffer. Is it the one you recommend? Thanks. Peter |
|
|
|
|
|
peterchang0708写道：
嗨Gaber， 它在coregen上没有内部时钟源项。 但相反，它有一个没有缓冲区的项目。 这是你推荐的吗？ 谢谢。 彼得 是。 那是对的。 有不同版本的时钟向导，但他们没有 都使用相同的术语。 - Gabor 以上来自于谷歌翻译 以下为原文 peterchang0708 wrote:Yes. That's the right one. There are different versions of clocking wizard and they don't all use the same terminology. -- Gabor |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1288浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3390
