完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
除了ise 11教程,时钟资源指南和时钟向导引脚分配pdf之外,还有dcm_sp的任何文档吗?
我使用的是斯巴达6微型电路板,配备12.4,因为所有的例子都是12.4。 当我遵循ise 11教程时,合成失败,因为它说它没有找到时钟。 我必须偏离时钟向导核心的教程,因为这个例子是为了一个简单的3.当我在vhdl中完成所有操作时,使用core gen来构建dcm_sp然后使用vhd模块来调用它,它失败了,因为它 说它找不到dcm_sp实例。 抱歉愚蠢的? 但我一直试图让这个工作2周,我已经整晚三次,包括昨晚。 也许我已经超出了思考范围,但如果没有一些新的想法,我就不能再花费更多的时间。 谢谢,安迪布拉德利 |
|
相关推荐
3个回答
|
|
|
|
|
|
查看图书馆指南的第83页:
https://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/spartan6_hdl.pdf 我怀疑你已经遗漏了一个用于调用Xilinx原语的库: 图书馆UNISIM;使用UNISIM.vcomponents.all; VHDL实例化模板从第87页开始。 - Gabor |
|
|
|
谢谢,我已经多次阅读过这两个文档。
当我按照ise 11 tut中的示意流程教程进行操作时,生成dcm_sp核心,然后创建符号。 但是当我合成时,它说“没有宏”。 当我按照vhdl教程说它dcm_sp并且它的属性是未定义的。 我已经包含了库,但是11.1和12.4之间的行为和差异使得很难看到模式。 当我使用时钟向导创建一个dcm时,为什么我会得到“设计没有时钟”,创建一个符号并将其放在原理图中? ISE 11 tut说这正是如何做到的。 |
|
|
|
只有小组成员才能发言,加入小组>>
2280 浏览 7 评论
2692 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2176 浏览 9 评论
3250 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2321 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
582浏览 1评论
1648浏览 1评论
145浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2298浏览 0评论
611浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-23 19:20 , Processed in 1.239333 second(s), Total 84, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191