端口有非法连接

看起来他真的打算写：
VGA_TEST_CODE instance_name（.SYS_CLK（CLK0_OUT）,. CLK_DCM_IN（CLKFX_OUT_w）,. RST_VGA（RST_VGA_TOP）,. HSYNC（HSYNC_TOP）,. VSSNC（VSYNC_TOP）,. RGB（RGB_TOP））; endmodule
有一个DCM是不常见的，但使用输入时钟运行
系统逻辑。
-  Gabor
-  Gabor
在原帖中查看解决方案



以下为原文

It looks like he really meant to write:
 
VGA_TEST_CODE instance_name (
    .SYS_CLK(CLK0_OUT),
    .CLK_DCM_IN(CLKFX_OUT_w),
    .RST_VGA(RST_VGA_TOP),
    .HSYNC(HSYNC_TOP),
    .VSYNC(VSYNC_TOP),
    .RGB(RGB_TOP)
    );
endmodule

It would be unusual to have a DCM, but use the input clock to run
system logic.
 
-- Gabor
-- GaborView solution in original post

重要的是看看如何使用输入信号CLK_VGA_50M。
如果您发布模块DCM_25M和VGA_TEST_CODE的代码会很有帮助。
如果输入信号在其中一个模块内缓冲，则无缓冲输入信号也不能在其他模块中加载。
你的目标是什么FPGA？
将输入信号连接到DCM，时钟负载和非时钟负载的规则对于每个FPGA系列略有不同。
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。



以下为原文

It is important to see how input signal CLK_VGA_50M is used.  It would be helpful if you posted the code for modules DCM_25M and VGA_TEST_CODE.  If the input signal is buffered inside of one of the modules, the unbuffered input signal cannot also have loads in other modules.
 
What FPGA are you targeting?  The rules for connecting input signals to DCMs, clock loads, and non-clock loads are slightly different for each FPGA family.
 
-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.

看起来他真的打算写：
VGA_TEST_CODE instance_name（.SYS_CLK（CLK0_OUT）,. CLK_DCM_IN（CLKFX_OUT_w）,. RST_VGA（RST_VGA_TOP）,. HSYNC（HSYNC_TOP）,. VSSNC（VSYNC_TOP）,. RGB（RGB_TOP））; endmodule
有一个DCM是不常见的，但使用输入时钟运行
系统逻辑。
-  Gabor
-  Gabor



以下为原文

It looks like he really meant to write:
 
VGA_TEST_CODE instance_name (
    .SYS_CLK(CLK0_OUT),
    .CLK_DCM_IN(CLKFX_OUT_w),
    .RST_VGA(RST_VGA_TOP),
    .HSYNC(HSYNC_TOP),
    .VSYNC(VSYNC_TOP),
    .RGB(RGB_TOP)
    );
endmodule

It would be unusual to have a DCM, but use the input clock to run
system logic.
 
-- Gabor
-- Gabor

拥有DCM是不常见的，但使用输入时钟来运行系统逻辑。
即使DCM输入时钟和输出时钟频率不同？
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。



以下为原文

It would be unusual to have a DCM, but use the input clock to run system logic.

Even if the DCM input clock and output clock are different frequency?
 
-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.

拥有DCM是不常见的，但使用输入时钟来运行系统逻辑。
即使DCM输入时钟和输出时钟频率不同？
那么在这种情况下，DCM有一个CLK0输出。
这意味着1：1的时钟，
如果未使用，那么时钟向导不应该创建输出（for
例如，仅使用CLKFX并希望使用更大的输入频率
范围）。
如果DCM模块只有一个CLKFX输出，那么我会
同意输入时钟也可用于运行系统逻辑。
还是，
问题是时钟缓冲。
时钟向导将实例化
IBUFG在生成的模块中，除非您明确告诉它时钟
来源是“内部的”。
当你尝试时，这种做法会导致类似的问题
从同一输入源运行多个DCM。
奇才很棒
对于简单的情况，但往往隐藏足够的实际设计复杂性
当他们没有按预期工作时你很难找到问题。
-  Gabor
-  Gabor



以下为原文

It would be unusual to have a DCM, but use the input clock to run system logic.

Even if the DCM input clock and output clock are different frequency?

Well in this case there is a CLK0 output from the DCM.  This implies a 1:1 clock,
and if unused, then the clock wizard should not have created the output (for
example when using only CLKFX and wanting to use the larger input frequency
range).  If there were only a CLKFX output from the DCM module, then I would
agree that the input clock might also be used to run system logic.  Still, the
issue would be with clock buffering.  The clocking wizard will instantiate the
IBUFG in the generated module unless you specifically tell it that the clock
source is "internal."  This practice leads to similar problems when you try
to run more than one DCM from the same input source.  Wizards are great
for the simple cases, but tend to hide enough of the actual design complexity
that you have trouble finding the problem when they don't work as intended.
 
-- Gabor
-- Gabor