完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我有一个EDK设计,它使用时钟发生器模块为我的电路生成时钟。
这个设计很好用。 但是,每当我从设计中移除自动校准电路时,我的DCM在启动后都不会锁定。 为什么会这样? 有没有什么办法解决这一问题? 有谁知道我可以在哪里获得自动校准电路的原理图或vhdl? 谢谢。 |
|
相关推荐
4个回答
|
|
jsmonson写道:我有一个EDK设计,它使用时钟发生器模块为我的电路生成时钟。
这个设计很好用。 但是,每当我从设计中移除自动校准电路时,我的DCM在启动后都不会锁定。 为什么会这样? 有没有什么办法解决这一问题? 有谁知道我可以在哪里获得自动校准电路的原理图或vhdl? 谢谢。 您是否有明确的DCM重置? ----------------------------是的,我这样做是为了谋生。 |
|
|
|
不,我没有。
但是当我使用自动校准电路时,我没有一个。 启动时,自动校准电路是否为DCM提供复位? 从理论上讲,如果你有一个板载(稳定)时钟,你应该不能将DCM复位接地,它应该仍然可以锁定吗? |
|
|
|
jsmonson写道:不,我没有。
但是当我使用自动校准电路时,我没有一个。 启动时,自动校准电路是否为DCM提供复位? 从理论上讲,如果你有一个板载(稳定)时钟,你应该不能将DCM复位接地,它应该仍然可以锁定吗? V4数据表和指南指出DCM必须保持复位状态至少200 ms。 ----------------------------是的,我这样做是为了谋生。 |
|
|
|
启动后似乎不是这种情况。
|
|
|
|
只有小组成员才能发言,加入小组>>
2209 浏览 7 评论
2634 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2111 浏览 9 评论
3182 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2236 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
481浏览 1评论
1562浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2212浏览 0评论
533浏览 0评论
1696浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-21 14:07 , Processed in 1.329109 second(s), Total 82, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号