完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我的软件是Vivado 2013.2,设备是xc7k420tffg1156-3。
当我使用板载125Mhz LVDS时钟作为输入并实例化MMCM时,我发现dcm_locked经常被置为无效。 fbclk_stopped信号也被断言,但是,我看到示波器在频率和相位上fb clk都没问题。 另一个问题是,当我使用100Mhz LVDS时钟作为输入时,dcm_locked始终被锁定,但输出时钟频率比我的配置加倍。 我不知道是什么导致了这些,有人可以给我一些建议吗? 谢谢。 |
|
相关推荐
1个回答
|
|
您对MMCM的反馈是什么?
什么是MMCM的编程。 我对你使用“dcm_locked”这个词感到困惑 - 那个部分没有DCM ......你在看MMCM的LOCKED输出吗? Avrum |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-9 03:31 , Processed in 1.128802 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号