完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，我们正在回读我们架构的一些BRAM（配置为双端口RAM）。
为避免数据损坏，我们禁用时钟并在回读之前将启用引脚设置为“0”（在两个端口中）。 我们只是在我们要回读的BRAM中这样做。但是，我们在系统中的其他BRAM中（即在uBlaze的程序存储器中）使数据损坏。它使它冻结的原因。 这是否有意义？如果这些未被访问的BRAM被放置在同一列和相同的时钟区域中，我们可能会遇到任何问题，因为它们被“映射”到相同的回读帧中，但我们不在此 情况。 我们缺少其他任何限制吗？在此先感谢.RegardsRaúl 
0
|
|
相关推荐
5个回答
|
|
|
劳尔，
回读会读取所有内容，因此如果时钟正在运行并且已启用，则任何正在计时的BRA可能会受到干扰。 你怎么读回一个BRAM？ 通过配置界面是不可能的，您必须读取整个帧，并且当按顺序完成时，这意味着不止一个BRAM获得回读。 如果使用Impact中的验证操作，那就是整个芯片，而不仅仅是BRAM。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨奥斯汀，谢谢你的回复。谢谢，我应该说明更多：我们正在通过内部ICAP和自行设计的FSM进行回读。
对于读取“单个”BRAM，我们只读取具体TOP，ROW和COLUMN的64帧（64个次要地址）（块类型：BRAM内容）。 我写的是“单曲”，因为实际上，在那些帧中，共享上述FAR地址的4个BRAM的内容是存在的。所以，只读这64帧，并且假设uBlaze程序存储器很远，我们没有 不要指望他们会被腐化.RegardsRaul |
|
|
|
|
|
劳尔，
请注意，为了从ICAP中获取64帧，您实际上将执行65帧读取。 除非64帧用于行中的最后一个BRAM列，否则右侧下一个BRAM列中的BRAM将全部受到影响。 Jim Wesselkamper |
|
|
|
|
|
|
|
|
|
|
|
嗨，大家好！
我们已经检查了包含uBlaze程序存储器的BRAM的位置，问题仍然存在。 更有甚者，有时候，远离BRAM读取的uBlaze BRAM的设计失败，而下一列中具有BRAM的其他设计正常工作。 我们无法在BRAM的位置和行为之间获得任何关系。 无论如何，一旦我们有一个有效的设计，如果我们“导出”（在UCF中有约束）将BRAM放置到另一个设计中，第二个也可以工作。 所以在这一刻，这是我们继续工作的方式...... 谢谢大家的帮助 问候 劳尔 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
520浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
330浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
761
评论
淘帖
1235
