完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我能够在我们的定制板上连接到virtex 7 FPGA。 我的块级设计具有用于pcie的轴桥作为终点和axi bram。 但我无法使用pcie链接从外部处理器访问bram。 任何人都可以帮忙解决这个问题吗？ 大多数情况下，我猜这与地址翻译有关，我无法弄清楚。 谢谢 
0
|
|
相关推荐
6个回答
|
|
|
嗨，
请查看此文档：http：//www.xilinx.com/Attachment/Xilinx_Answer_65062_AXI_PCIe_Address_Mapping.pdf 它帮我配置了很多地址映射。 如果要从PCIe BAR上的主处理器访问bram，则必须将bram的AXI地址填入IP配置窗口中PCIE：BARS选项卡上的AXI-PCIe Bar Translation字段。 最好的祝福， 菲尔 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
请查看此文档：http：//www.xilinx.com/Attachment/Xilinx_Answer_65062_AXI_PCIe_Address_Mapping.pdf 它帮我配置了很多地址映射。 如果要从PCIe BAR上的主处理器访问bram，则必须将bram的AXI地址填入IP配置窗口中PCIE：BARS选项卡上的AXI-PCIe Bar Translation字段。 最好的祝福， 菲尔 |
|
|
|
|
|
嗨Phil，非常感谢您的回复。
我已经阅读了这份文件。 在我的设计中，我在地址编辑器中将PCIe条地址设置为0x4000_0000（512KB），PCIe ctl为0x0000_0000（128 KB），axi bram为0xC000_0000（8KB）。 在定制PCIe IP时，在PCIe：BARS选项卡中，我已将PCIe转换为AXI地址转换为0xC000_0000。 但我仍然无法访问BRAM。 枚举后，BAR地址设置为0xE000_0000。 但是我在地址编辑器中将BAR指定为0x4000_0000。 这是否会产生问题？ 谢谢Chellam V. |
|
|
2020-4-22 10:01:04
评论
|
|
|
我想，这不是问题所在。
也许您的硬件设计或主处理器上的软件存在其他一些问题。 地址映射似乎没问题。 当主机处理器访问BAR时，ip-core应将访问映射到本地地址0xC0000000。 |
|
|
|
|
|
嗨菲尔，
问题已经解决了。 在AXI BARS：tab中，我明确将AXI设置为PCI转换参数为0XE000_0000。 我认为这不是必要的，因为我启用了动态地址转换。 但是当我们设置此参数时，我可以访问BRAM。 如果我想访问DDR3内存。 我在我的设计中启用了axi cdma，并将PCI设置为AXI转换参数为0x2000_0000。 即，CDMA寄存器通过BAR暴露给处理器。 CDMA如何知道外部处理器的内存？ 数据传输将如何发生？ 谢谢 切拉姆五世 |
|
|
2020-4-22 10:23:35
评论
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1164浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1683
淘帖
1757
