完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在使用具有真正双端口的BRAM控制器来将FPGA逻辑与微型接口连接起来。
我可以在UART上读取这些内存位置。 但是，BRAM的读访问似乎存在一些问题。 如图所示，当我写入多个位置（WEA =“1111”）时，其DOUT端口显示正在读取的数据（写入后的aclock）。 当我完成写入并且只读写位置时，DOUT端口显示相同的数据，这似乎是错误的。 我相信阅读时WEx端口应为“0000”。 请纠正我错在哪里。 
0
|
|
相关推荐
3个回答
|
|
|
你好@ deepakddn
看起来您在SDP模式下使用BRAM并执行写入和从端口-B读取。 你能上传完整的模拟转储吗？ 可能是VCD格式？ 此外，如果您正在使用块内存生成器IP，则上载相同的XCI文件。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
Iwant将RTL端和S_AXI总线侧端口用于写入和读取。
我尝试交换端口用于RTL和S_AXI总线端，但它没有帮助。 我在Vivado中找不到vcd格式选项，所以我上传默认生成的.wdb文件以及有问题的BRAM组件的.xci文件。 谢谢， d design_1_axi_bram_ctrl_1_0.7z 12 KB design_1_blk_mem_gen_1_0.7z 14 KB design_1_wrapper_behav.7z 481 KB |
|
|
|
|
|
当我将BRAM块生成器与BRAM控制器连接到S_AXI总线时，它只为BRAM coltroller和单端口或真正的双端口ram提供了选项。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1250
评论
淘帖
3199
