完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨朋友们，
我正在尝试使用块内存生成器访问存储在ROM中的.coe文件。 我想为此编写一个verilog代码。 如何以verilog代码访问存储在BRAM中的像素值？ 提前致谢。 以上来自于谷歌翻译 以下为原文 Hi friends, I am trying to access .coe file i have stored in ROM using Block Memory Generator. I want to write a verilog code for this. How to access the pixel values stored in BRAM in verilog code? Thanks in advance. 
0
|
|
相关推荐
6个回答
|
|
|
sumimandal085写道：
嗨朋友们， 我正在尝试使用块内存生成器访问存储在ROM中的.coe文件。 我想为此编写一个verilog代码。 如何以verilog代码访问存储在BRAM中的像素值？ 提前致谢。 嗯，请参阅综合指南，了解有关如何阅读BRAM的详细信息？ 当然，您必须生成地址，然后找出如何处理读取数据。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sumimandal085 wrote:Uhhhh, look in the synthesis guide for details on how to read a BRAM? You'll have to generate addresses, of course, and then figure out what to do with the read data. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
感谢您的回复。
我能够生成地址但是我只能读取.coe文件的第一个值。 如何阅读.coe文件的其他值？提前感谢 以上来自于谷歌翻译 以下为原文 Thanks for your reply. I am able to generate addresses however i am able to read only first value of .coe file. How to read other values of .coe file? Thanks in advance |
|
|
|
|
|
sumimandal085写道：感谢您的回复。
我能够生成地址但是我只能读取.coe文件的第一个值。 如何阅读.coe文件的其他值？提前感谢 呃，确保地址改变了吗？ 确保.coe文件的内容不同？ ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sumimandal085 wrote:Uhhh, make sure the address changes? Make sure the contents of the .coe file are different? ----------------------------Yes, I do this for a living. |
|
|
|
|
|
感谢您的回复。
地址在每个时钟周期都会发生变化，而且.coe文件的内容也不同。 我无法读取第二个价值。谢谢 以上来自于谷歌翻译 以下为原文 Thanks for your reply. Address changes every clock cycle and also the contents of .coe file are different. i m unable to read second value onwards. Thanks in advance |
|
|
|
|
|
sumimandal085写道：感谢您的回复。
地址在每个时钟周期都会发生变化，而且.coe文件的内容也不同。 我无法读取第二个价值。谢谢 在ChipScope中查看它，看看发生了什么？ ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sumimandal085 wrote:Look at it in ChipScope to see what's going on? ----------------------------Yes, I do this for a living. |
|
|
|
|
|
谢谢您的回复。
请以简单的方式告诉我如何使用BRAM查看每个地址位置的.coe文件中的数据？ 以上来自于谷歌翻译 以下为原文 Thank you for your reply. Please tell me in simple way how can i view the data present in .coe file at every address location using BRAM? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2428 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
756浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
544浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
365浏览 1评论
1962浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2760
评论
淘帖
3164
