[问答]

DCM如何创建CLK2X信号和CLKFX信号？

1243 DCM

问答对人有帮助，内容完整，我也想知道答案 0 我想知道DCM如何使CLKIN的频率加倍，或使频率比CLKIN的频率多一倍。哪条电路可以做到？有人可以给我一个插图吗？谢谢！以上来自于谷歌翻译以下为原文 I want to know how does the DCM doubles the frequency of CLKIN or make the frequency more times than CLKIN's. Which circuit can do it ?Can anybody give me a illustration? Thanks! 0
2019-5-9 14:08:53　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答举报张家旺相关推荐 • 这是使用DCM的正确方法吗？ 1998 • DCM不同的时钟信号会改变clk0的频率 2847 • Xilinx DCM无法正确模拟来获得16.67MHz时钟 1376 • Virtex4 / 5 DCM开关问题如何解决 727 • Spartan-6硬件中的DCM 1995 • 如何同步DCM的输出？ 1385 • 请问ML505的Diff_Clk_Out_P_SMA可以作为单个clk输出工作吗？ 1073 • 为什么DCM和综合报告显示“viu0_clk上升4.0X”？ 941 • 如何定义正确的约束？ 2331 • DCM输出时钟约束的示例 3530 1个回答

答案对人有帮助，有参考价值 0 我不是在硬件设计团队，但会期望这种详细程度不公开，因为它可能被认为是“商业秘密”，“专有设计信息”等。我们通常不会帮助人们设计功能相同的电路。 ;）如果您需要FPGA外部的类似功能，我建议： - 使用商用PLL设备 - 关于PLL设计技术的文本或其他资源。 [我确实理解DCM和PLL在设计上有根本的不同 - 但是有关PLL设计技术的更多信息 - 对于大多数情况而言，区别可能并不重要] 专利申请中可能会公开提供一些信息，但我不知道是否属于这种情况。 BT 以上来自于谷歌翻译以下为原文 I'm not on the hardware design team, but would expect that this level of detail is not publicly available as it is likely considered "trade-secret", "proprietary design information", etc. We're generally not in the business of helping people design functionally equivalent circuits. ;) If you have a need to a similar function external to the FPGA, I would suggest either: -use a commercial PLL device -review texts or other resources on PLL design techiques. [I do understand that DCMs and PLLs are fundamentally different in their design- but there is much more information available on PLL design techniques - the distinction is likely unimportant for most cases] It is always possible that there is some information publicly available in patent filings, but I don't specifically know if that is the case. bt

2019-5-9 14:47:59 评论举报曾玲娟