为什么DCM和综合报告显示“viu0_clk上升4.0X”？

嗨，
我正在使用Spartan 6和ISE。
关于时钟综合报告的一个问题。
在下面的报告中，它告诉我路径时钟是什么
源时钟：viu0_clk上升4.0XDestination时钟：viu0_clk上升4.0X
我认为这意味着时钟是viu0 x 4。
==================================================
=======================时序约束：Clock'viu0_clk'的默认周期分析时钟周期：36.271ns（频率：27.570MHz）路径总数/
destination ports：1649874/31495 --------------------------------------------
-----------------------------延迟：9.068ns（逻辑级别= 7）来源：rx_top_eth / jpg_engine / JPEG / DCTi /
DCLi / Index_buf_in_0（FF）目的地：rx_top_eth / jpg_engine / JPEG / DCTi / DORi / AdderOut_11（FF）源时钟：viu0_clk上升4.0X目标时钟：viu0_clk上升4.0X
数据路径：rx_top_eth / jpg_engine / JPEG / DCTi / DCLi / Index_buf_in_0至rx_top_eth / jpg_engine / JPEG / DCTi / DORi / AdderOut_11 Gate Net Cell：in-> out fanout延迟延迟逻辑名称（网络名称）-------
--------------------------------- ------------ FDS：C->
Q 1 0.447 0.579 rx_top_eth / jpg_engine / JPEG / DCTi / DCLi / Index_buf_in_0（rx_top_eth / jpg_engine / JPEG / DCTi / DCLi / Index_buf_in_0）BUF：I-> O 172 0.568 2.257 rx_top_eth / jpg_engine / JPEG / DCTi / DCLi / BUF_INDEX_0（rx_top_eth
/ jpg_engine / JPEG / DCTi / DMTIndex）LUT6：I3-> O 2 0.205 0.617 rx_top_eth / jpg_engine / JPEG / DCTi / DORi / Mmux_AdderInB9_SW0（N849）LUT4：I3-> O 2 0.205 0.981 rx_top_eth / jpg_engine / JPEG / DCTi / DORi
/ Mmux_AdderInB9（rx_top_eth / jpg_engine / JPEG / DCTi / DORi / AdderInB）LUT6：I0-> O 6 0.203 0.992 rx_top_eth / jpg_engine / JPEG / DCTi / DORi / AdderInA [15] _AdderInA [15] _OR_10638_o1（rx_top_eth / jpg_engine / JPEG /
DCTi / DORi / AdderInA [15] _AdderInA [15] _OR_10638_o）LUT6：I2-> O 2 0.203 0.617 rx_top_eth / jpg_engine / JPEG / DCTi / DORi / Mmux_Next_AdderOut314_SW1_SW0（N1576）LUT6：I5-> O 1 0.205 0.684 rx_top
_eth / jpg_engine / JPEG / DCTi / DORi / Mmux_Next_AdderOut314_SW1（N1423）LUT6：I4-> O 1 0.203 0.000 rx_top_eth / jpg_engine / JPEG / DCTi / DORi / Mmux_Next_AdderOut32（rx_top_eth / jpg_engine / JPEG / DCTi / DORi / Next_AdderOut）FDE：D
0.102 rx_top_eth / jpg_engine / JPEG / DCTi / DORi / AdderOut_11 --------------------------------------
- 总计9.068ns（逻辑2.341ns，路由6.727ns）（逻辑25.8％，路由74.2％）
我的问题是我使用的时钟是由来自外部源viu0_clk的DCM生成的。
DCM的参数是
DCM_SP＃（。CLK_FEEDBACK（“2X”）,. CLKDV_DIVIDE（2.0）,. CLKFX_DIVIDE（1）,. CLKFX_MULTIPLY（4）,. CLKIN_DIVIDE_BY_2（“TRUE”）,. CLKIN_PERIOD（13.464）,. CLKOUT_PHASE_SHIFT（“NONE”）
，.DESKEW_ADJUST（“SOURCE_SYNCHRONOUS”）,. PHASE_SHIFT（0）,. STARTUP_WAIT（“FALSE”）
假设，路径的时钟是
viu0 x 1/2 x 4 = viu0 x 2
为什么报告显示“viu0_clk上升4.0X”？
谢谢。
彼得昌