完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我想只使用一个带有100MHz-CLK和CLK0的Virtex5-DCM作为内部反馈源 生成200..400 MHz范围内的输出时钟。 DC202.PDF（对于V4，分别为DC302.PDF） 说，这只有在没有使用DLL输出时才有可能，但CLK0就是这样的输出。 运用 CLK0需要分钟。 高频模式下CLK_IN为150MHz，CLKFX为164-240MHz 在LOW-freq模式下。 CLK0是否被排除在这个DLL-ristriction之外，还是我必须使用第二个DCM？ 谢谢， Jotta 
0
|
|
相关推荐
3个回答
|
|
|
我很困惑。
您是否使用CLK0输出作为反馈源？ 如果没有，nd 如果你不使用其他与DLL相关的输出（CLKDV，CLK180，CLK90，CLK2X等） 您不需要反馈，只能将DCM用于其CLKFX输出。 如果你需要 使用任何DLL输出以及CLKFX输出，您将需要两个DCM。 顺便一提 我查看了DS202，它说明了高频模式下CLKIN的最低频率 是120 MHz，而不是150 MHz。 确保您使用的是最新的数据表。 另外，您是否考虑过将PLL用于此设计？ - Gabor 在原帖中查看解决方案 |
|
|
|
|
|
我很困惑。
您是否使用CLK0输出作为反馈源？ 如果没有，nd 如果你不使用其他与DLL相关的输出（CLKDV，CLK180，CLK90，CLK2X等） 您不需要反馈，只能将DCM用于其CLKFX输出。 如果你需要 使用任何DLL输出以及CLKFX输出，您将需要两个DCM。 顺便一提 我查看了DS202，它说明了高频模式下CLKIN的最低频率 是120 MHz，而不是150 MHz。 确保您使用的是最新的数据表。 另外，您是否考虑过将PLL用于此设计？ - Gabor |
|
|
|
|
|
嗨gszakacs，
感谢您的回复。 我从使用CLK0的其他项目中复制了我的DCM组件， 但不是在我目前的项目中。 所以我会删除反馈。 谢谢你的评论。 PLL不适用于我的项目，因为我也使用大多数组件而没有或 Virtex4几乎没有变化，而且没有PLL。 150MHz而不是120MHz：我考虑过DS302.pdf（Virtex4）的150MHz DS202.pdf（Virtex5），这个最小值为120MHz; 我的错！ Jotta |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
722
评论
淘帖
3998
