完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
wire CLKIN_IBUFG;
线CLK0_BUF; 导线LOCKED_OUT;导线tx_clk_0; wire tx_clk_1; //输入到DCMBUFG BUFG_INST_0(.I(tx_clk_0),. O(CLKIN_IBUFG)); //来自具有LOCKED控制的DCM的输出BUFGCE BUFGCE_INST_0(.O(tx_clk_1),. CE(LOCKED_OUT),. I(CLK0_BUF)); DCM_SP#(。CLK_FEEDBACK(“1X”),. CLKDV_DIVIDE(2.0),. CLKFX_DIVIDE(1),. CLKFX_MULtiPLY(4),. CLKIN_DIVIDE_BY_2(“FALSE”),. CLKIN_PERIOD(62.500),. CLKOUT_PHASE_SHIFT(“FIXED”) ,.DESKEW_ADJUST(“SYSTEM_SYNCHRONOUS”),. DFS_FREQUENCY_MODE(“LOW”),. DLL_FREQUENCY_MODE(“LOW”),. DUTY_CYCLE_CORRECTION(“TRUE”),.FACTORY_JF(16'hC080),。PHASE_SHIFT(192),. STARTUP_WAIT( “FALSE”))DCM_SP_INST(.CLKFB(tx_clk_1),. CLKIN(CLKIN_IBUFG),. DSSEN(0),. PSCLK(0),. PSEN(0),. PSINCDEC(0),. RST(hw_or_sw_reset),. CLKDV(),. CLKFX(),. CLKFX180(),. CLK0(CLK0_BUF),. CLK2X(),. CLK2X180(),. CLK90(),. CLK180(),. CLK270(),. LOCKED(LOCKED_OUT) ,.PSDONE(),. STATUS()); 我正在尝试生成输入时钟的延迟版本。 预期的延迟是270度。 但它似乎不适用于我的董事会。 有人可以告诉我这是否是使用DCM的正确方法? 我不确定我是否在输出缓冲区(BUFGCE)上做得对。 如果这是DCM的正确方法,那么我可以查看我设计的其他部分,以找出问题所在。 谢谢 以上来自于谷歌翻译 以下为原文 wire CLKIN_IBUFG; wire CLK0_BUF; wire LOCKED_OUT; wire tx_clk_0; wire tx_clk_1; //input to the DCM BUFG BUFG_INST_0 (.I(tx_clk_0), .O(CLKIN_IBUFG)); //output from the DCM with LOCKED control BUFGCE BUFGCE_INST_0 ( .O (tx_clk_1), .CE (LOCKED_OUT), .I (CLK0_BUF)); DCM_SP #( .CLK_FEEDBACK("1X"), .CLKDV_DIVIDE(2.0), .CLKFX_DIVIDE(1), .CLKFX_MULTIPLY(4), .CLKIN_DIVIDE_BY_2("FALSE"), .CLKIN_PERIOD(62.500), .CLKOUT_PHASE_SHIFT("FIXED"), .DESKEW_ADJUST("SYSTEM_SYNCHRONOUS"), .DFS_FREQUENCY_MODE("LOW"), .DLL_FREQUENCY_MODE("LOW"), .DUTY_CYCLE_CORRECTION("TRUE"), .FACTORY_JF(16'hC080), .PHASE_SHIFT(192), .STARTUP_WAIT("FALSE") ) DCM_SP_INST ( .CLKFB(tx_clk_1), .CLKIN(CLKIN_IBUFG), .DSSEN(0), .PSCLK(0), .PSEN(0), .PSINCDEC(0), .RST(hw_or_sw_reset), .CLKDV(), .CLKFX(), .CLKFX180(), .CLK0(CLK0_BUF), .CLK2X(), .CLK2X180(), .CLK90(), .CLK180(), .CLK270(), .LOCKED(LOCKED_OUT), .PSDONE(), .STATUS()); I am trying to generate a delayed version of input clock. The intended delay is 270 degree. But it doesn't seem to work on my board. Could someone tell me if this is the right way of using DCM? I am not sure if I did it right on the output buffer (BUFGCE). If this is the right way of DCM than I can look into other part of my design to figure out what goes wrong. Thanks |
|
相关推荐
5个回答
|
|
如果你想要相移270度而不是使用输出时钟.CLK270。
--Krishna 以上来自于谷歌翻译 以下为原文 if you want phase shift of 270 degree than use the output clock .CLK270. --Krishna |
|
|
|
我知道。
但我问输出缓冲区是否正确? 我应该以这种方式使用LOCKED引脚吗? 并且应该来自CLK0或CLK270的反馈 以上来自于谷歌翻译 以下为原文 I know. But I am asking about the output buffer whether or not it's correct? Should I use LOCKED pin in this way? And should the feedback from CLK0 or CLK270 |
|
|
|
qizhong19920114写道:
我知道。 但我问输出缓冲区是否正确? 我应该以这种方式使用LOCKED引脚吗? 并且应该来自CLK0或CLK270的反馈 反馈必须来自CLK0,否则,CLK270输出将与CLKIN输入对齐,您将无法获得所需的延迟。 我从未见过有人使用DCM锁定信号来禁用时钟(在BUFGCE上),但我想你可以做到。 在DCM锁定之前,tx_clk_1网络上有什么东西不能容忍虚假时钟吗? 最好使用DCM锁定条件为该下游逻辑生成复位。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 qizhong19920114 wrote:The feedback has to come from CLK0 because otherwise, the CLK270 output will line up with the CLKIN input and you won't get the delay you want. I've never seen anyone use the DCM locked signal to disable a clock (on the BUFGCE) but I suppose you could do it. Is there anything on that tx_clk_1 net that can't tolerate spurious clocks until the DCM locks? It's probably better to use the DCM locked condition to generate a reset for that downstream logic. ----------------------------Yes, I do this for a living. |
|
|
|
嗨,我不知道下游逻辑的容差是多少。
你的意思是我应该使用DCM锁作为下游逻辑的重置吗? 但我已经为下游逻辑重置了一次。 我探测LOCKED引脚的输出,它总是很低,尽管可以从示波器观察到输入DCM的时钟是一致的。 为什么LOCKED引脚总是很低? 我的设计有什么问题吗? 以上来自于谷歌翻译 以下为原文 Hi, I don't know what is the tolerance of the downstream logic. Do you mean I should use the DCM lock as the reset for the downstream logic? But I already have a reset for the downstream logic. I probe the output of LOCKED pin and it's always low although the clock fed into the DCM can be observed from the oscilloscope is consistant. Why is LOCKED pin always low? Did I do anything wrong with the design? |
|
|
|
qizhong19920114写道:
嗨,我不知道下游逻辑的容差是多少。 你的意思是我应该使用DCM锁作为下游逻辑的重置吗? 但我已经为下游逻辑重置了一次。 我探测LOCKED引脚的输出,它总是很低,尽管可以从示波器观察到输入DCM的时钟是一致的。 为什么LOCKED引脚总是很低? 我的设计有什么问题吗? 是的,你做错了设计! DCM的CLK0输出有一个BUFGCE。 BUFGCE的输出驱动下游逻辑并提供DCM反馈。 但是......你使用DCM的LOCKED输出作为BUFGCE的启用。 只要DCM的输出未锁定,此BUFGCE的输出将保持低电平。 由于它正在推动DCM的反馈输入,因此DCM永远不会锁定。 如果DCM没有锁定,BUFGCE永远不会启用,因此它的输出永远不会切换。 等等 ... (模拟它,看看!) 您无需禁用下游逻辑的时钟。 只要该逻辑保持在复位状态直到DCM锁定之后(并且当DCM锁定该输出时钟正在运行时),你就可以了。 哦,是的:各种FPGA器件系列用户指南都详细讨论了DCM。 阅读精细的手册。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 qizhong19920114 wrote:Yes, you did something wrong with the design! You have a BUFGCE on the DCM's CLK0 output. The BUFGCE's output drives the downstream logic as well as providing the DCM feedback. BUT ... you use the DCM's LOCKED output as the BUFGCE's enable. As long as the DCM's output isn't locked, this BUFGCE's output will stay low. And since it's driving the DCM's feedback input, the DCM will never ever lock. And if the DCM doesn't lock, the BUFGCE is never enabled and thus its output never toggles. And so on ... (Simulate it and see!) You don't need to disable the clock to the downstream logic. As long as that logic is held in reset until after the DCM locks (and when the DCM locks that output clock is running), you're fine. Oh, yeah: the various FPGA device family user guides all discuss the DCMs in detail. READ THE FINE MANUAL. ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2323 浏览 7 评论
2736 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2221 浏览 9 评论
3300 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2371 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
663浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
468浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
236浏览 1评论
674浏览 0评论
1870浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-5 03:06 , Processed in 1.169861 second(s), Total 84, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号