完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嘿所有,我是DCM新手。
我试图给出一个变量。 我在测试台上有这个错误。 “”实例test_b.uut.dcm.DCM_INST请求的相移= PHASE_SHIFT * PERIOD / 256 = 46 * 200.000 / 256 = 35.937。 这超过了5.000 ns的FINE_SHIFT_RANGE。“” PSEN_IN的目的是什么? 如果它启用了移位,就像我们已经将输出时钟移到了高位??? 如果它的soo然后它不能在我的代码中这样工作...和2 ann wat this.PSDONE_OUT pin正在做什么? 就像它来自DCM块的输出一样,当它变为高时以及为什么它变为0时。 如果any1可以帮助我在这里:) 以上来自于谷歌翻译 以下为原文 Hey all, Im new to DCM. I m trying to give a variable shift. I have this error in test bench. "" Instance test_b.uut.dcm.DCM_INST Requested Phase Shift = PHASE_SHIFT * PERIOD / 256 = 46 * 200.000 / 256 = 35.937. This exceeds the FINE_SHIFT_RANGE of 5.000 ns."" What is the purpose of PSEN_IN?? if it enables the shifts, like we have shifted clock at output till its high??? if its soo then its not working in my code this way... and 2ndly wat this .PSDONE_OUT pin is exactly doing??? like its an output from DCM block when and why it gets high and when its 0. If any1 could help me out here :) |
|
相关推荐
2个回答
|
|
|
|
|
|
请阅读“Spartan 3 Generation用户指南”中的DCM说明。
一切都在那里。 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 Read the description of the DCM in the Spartan 3 Generation User's Guide. It's all there. ----------------------------Yes, I do this for a living. |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1161浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:25 , Processed in 1.596382 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号