完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
在Spartan 6平台上实现可变相移时出错。 我这样做相移: 1)检查DCM是否锁定(高) 2)将PSINCDEC设置为高(增量) 3)将PSEN设置为高电平一个时钟周期 4)等到PSDONE为高,然后继续步骤1 这是进行可变相移的正确方法吗? 我希望,我可以做255个这样的增量,但是在60左右时,STATUS [0]位变高。 从0到60的相移也很小,只有几ps。 我的clk信号是10MHz,PSCLK也是10MHz。 有什么建议么? |
|
相关推荐
1个回答
|
|
https://forums.xilinx.com/t5/Spartan-Family-FPGAs/Spartan-6-DCM-Phase-Shift/td-p/185624
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1169浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 13:39 , Processed in 1.561618 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号