完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好@ waipong，
如UG472中所述，您是否仅针对单个PSCLK周期正确断言PSEN？ 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨，Ashish，
谢谢您的回复。 PSEN，PSINCDEC设置和置位与UG472正确且完全相同。 但我看不到PSDONE信号是回复系统??? 我的设计使用了vivado 2016.3 MIG 4.0 IP核工具来生成MMCM + PLL时钟核心。 输入时钟为200MHz差分时钟输入信号，选择/点击动态重配置+动态相移引脚接口，产生一个输出时钟频率。 输出时钟频率为148MHz +相移0度+ 50％占空比。 我在Modelsim软件中编写了一个简单的测试平台来测试相移时钟模块的行为仿真。 你可以教我吗 ？ 你如何在我的设计中解决这个问题？ 谢谢。 最好的祝福， 傍 |
|
|
|
|
|
你好@ waipong
PSCLK的频率是多少？ 一旦MMCM锁定，你是在断言PSEN信号吗？ LOCKED信号的状态是什么？ 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
你好Vinay，
PSCLK频率为200MHz，此时钟频率与输入时钟频率（200MHz）相同。 我已经在MMCM时钟核心锁定信号中等待和完成，之后我在动态相移接口中声明了一个PSEN + PSINCDEC信号脉冲。 脉冲宽度等于一个PSCLK时钟脉冲。 LOCKED信号仍然很高。 傍 |
|
|
|
|
|
大家好，我对这个用例也有一些疑问：1。
我什么时候可以发出下一个命令来改变PSEN + PSINCDEC的相位？ 我需要等待多少个时钟周期？2。 增量/减量可以执行的次数有限制吗？谢谢 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2605
评论
淘帖
1585
