完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
您好,我设计了一个模块,可以将DCM相移一个可变数量的步骤。
基本上我将PSEN信号脉冲一个PSCLK周期,等待PSDONE脉冲然后再次脉冲PSEN,直到我达到我想要的步数。我注意到在模拟中,如果我相移太多,我最终大致结束 正向或负向步骤的170步,此时STATUS [0](溢出位)上升并保持高电平直到I相移到相反方向,一切都很好并且根据规格。 然而,当我在硬件上测试我的模块时,情况有所不同,而不是根据规格。 我注意到了2个现象:1。在380步后(根据规格,它应该在255步之后最多提升),在溢出和正向两个方向上提升溢出位。 在正方向,当溢出位升高时,有时它会保持高位但有时会无限期地振动。 为什么会这样? 非常感谢帮助 |
|
相关推荐
3个回答
|
|
O,
复杂行为的仿真模型可能不准确。 简而言之,该模型旨在显示功能,但不是实际的电路。 在后来的家庭中,模型更好,但有些仍然不完美(完全匹配实际行为)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
感谢Austin的回复。
我理解你关于模拟模型的观点。 那么这是否意味着我的模型无法在模拟中真正验证,我的模型可能有一个错误导致我计算的最大步数超过255? 即使这可能是,为什么在硬件上溢出位有时会振动? |
|
|
|
O,
硅是存在的,因此,你看到的是真实的。 我将保持在操作“规则”内,而不是依赖溢出是一个确切的值(如255),它不会。 相反,当我需要“知道”计数时,我使用了一个单独的计数器来镜像DCM中的计数器,所以我可以采取行动。 至少,这就是我几年前遇到类似问题时所做的事情。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
只有小组成员才能发言,加入小组>>
2380 浏览 7 评论
2797 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2262 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2428 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
755浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
365浏览 1评论
1961浏览 0评论
681浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-22 14:18 , Processed in 1.447523 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号