完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我有一个V2P速度7，我对DCM在固定和/或可变相移中进行倍频所需的最小时钟频率有点困惑。
我在用户指南中看到，进行相移需要至少24MHz，但FPGA程序员告诉我，它更像是1MHz。 有人可以解释24MHz限制的真正含义吗？ 谢谢 
0
|
|
相关推荐
5个回答
|
|
|
杰森，
V2P的24MHz与1MHz下限取决于您使用DCM的方式。 在低频模式下，如果您只使用CLKFX输出（例如频率合成），输入时钟可以低至1MHz。 如果您使用DCM作为DLL（例如IBUFG - > DCM - > BUFG - >结构FF并返回DCM CLKFB以校正BUFG时钟缓冲器），则最小限制为24MHz。 这是因为DCM的工作方式...特别是使用有限数量的串联延迟抽头来调整延迟时钟输出到反馈输入的上升沿。 24MHz的限制是由于延迟抽头的最大数量及其对延迟时钟输出的总可能贡献。 这个最大值有效地设置了DCM的下限操作条件，因为它限制了可能无效的最大时钟周期（或最小时钟频率）。 有关这些规范的更多数据，请参见Virtex-II Pro数据表，第115页： http://www.xilinx.com/bvdocs/publications/ds083.pdf 这是理解DCM操作理论的好文档： http://www.xilinx.com/bvdocs/appnotes/xapp462.pdf（在Spartan-3 FPGA中使用数字时钟管理器（DCM）） 干杯， BT |
|
|
|
|
|
嗨，
我想使用Virtex-II Pro，1MHz，16MHz和128MHz生成3种不同的同步时钟源。 这可行吗？ 我发现Virtex-II Pro中DCM的最小频率输出约为1.5MHz。 如果我使用外部1MHz，并使用它生成另外两个16MHz和128MHz，我怎么能处理时钟偏差问题？ d |
|
|
|
|
|
答案和可行性还取决于外围设备的时钟要求。
例如，如果1MHz时钟输入馈送FPGA和另一个器件，并且您需要FPGA的I / O需要与此同步以进行外部接口，则这更加困难，因为在此低频率下您无法使用DCM 内部或外部校正FPGA时钟。 您还有一个问题，即V2P上的DCM只能乘以最多32个。您可以尝试级联2个DCM，但由于累积的相位抖动可能会出现问题。 我会尝试使用更高频率的时钟输入。 一般来说，FPGA的1MHz非常低。 为了解决如何在内部处理16MHz和128MHz时钟的更通用的问题，一种技术是在全局时钟缓冲器（例如BUFG的输出）上使用128MHz。 不是使用单独的时钟缓冲器并将16MHz作为时钟分配（并且由于这两者之间的抖动/偏差而担心域接口问题），您可以创建使用计数器并将其用作时钟使能（请参阅语言模板） 在Project Navigator中获取RTL代码的例子，这样“16MHz域”实际上的时钟频率为128MHz，但每8个时钟只能启用一次。 |
|
|
|
|
|
许多解决方案中的一个是以256 MHz的一小部分进入，使用DCM将其乘以高达256 MHz，并使用该频率为同步二进制计数器提供时钟。所有8个256 MHz的二进制分数都可用于8
由于所有触发器均由一个共同的全局时钟提供时钟，因此抖动非常小.Peter Alfke Peter Alfke Xilinx San Jose应用工程总监 |
|
|
|
|
|
所以，如果我有以下规格：
FPGA - V2P 数据同步时钟为12.5MHz 串行数据速率为24x同步时钟或300Mbits 数据时钟和数据是上升沿重合和LVDS 例： 同步时钟-H H H H H H H H H H L L L L L L L L L L L 数据111122223333444455556666777788889999101011111212131314141515161617171818191920202121222223232424 DCM-LLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHHLLHH输出 为了使用V2P DCM处理频率倍增和相位调整以将数据时钟置于数据眼中间，DCM的输入必须至少为24MHz？ 所以，如果我遇到12.5MHz时钟（意味着我无法添加外部PLL来提升时钟），我的选择是什么？ 我能想到的两个选项是使用2个DCM和一个相位调整训练电路。 第一DCMmultiplies的12.5MHz的时钟到一些频率> 24MHzwith与输入的未知的相位关系，这在DCM的输出是输入到（第2 DCM其主要目的是产生具有正确的相位的300MHz的时钟相位训练电路 将自动调整输出的相位，直到它的上升沿与同步时钟重合，加上足够的相位以将时钟置于数据眼中间。 第二个选项是在使用DCM之前生成带逻辑的2x同步时钟。 我还可以尝试其他任何技术吗？ 谢谢 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2729
评论
淘帖
276
