扫一扫,分享给好友
基于FPGA使用verilog HDL设计一个数字时钟,时间24小时、60分钟、60秒钟的计数;首先默认我们的板载有源晶振为50MHz的时钟,然后我们已经设计了一个秒钟的计数模块,现在设计一个时钟的技术模块,基于秒钟和分钟计数满的flag信号为触发信号,对应的code设计如下:
module hour_clock( input wire clk, input wire rst_n, input wire min_full_flag, output reg [4:0] hour_data ); //hour计数器 always @(posedge clk or negedge rst_n) if( rst_n == 1'b0 ) hour_data <= 5'b0; else if( (min_full_flag == 1'b1)&&(hour_data == 5'd23) ) hour_data <= 5'b0; else if( min_full_flag == 1'b1 ) hour_data <= hour_data + 1'b1; else hour_data <= hour_data; endmodule
发布
FPGAfpga
AIBOX-3588M,为终端提供算力,基于RK3588平台!
教程!FPGA DDR4读写实验(1)
【有奖提问】关于盘古1K2K开发板你有什么想知道的?一起来留言获取答案吧!
盘古22K开发板
盘古200 pro开发板
盘古50 pro开发板
盘古50K开发板
盘古100 pro开发板
FPGA在图像处理领域的优势有哪些?
紫光同创——PLL IP 的使用(Logos2)
电子发烧友网
电子发烧友论坛