扫一扫,分享给好友
基础计数模块对应的实际code如下:
module CNT( input wire clk, input wire rst_n, output reg [2:0] OUT ); reg [15:0] CNT; parameter CNT_MAX = 16'd49999; always @(posedge clk or negedge rst_n)begin if( rst_n == 1'b0 )begin CNT <= 16'b0; OUT <= 3'b0; end else if( CNT == CNT_MAX ) begin CNT <= 16'b0; OUT <= OUT + 1'b1; end else begin CNT <= CNT + 1'b1; end end endmodule
发布
FPGAfpga
【开源FPGA硬件】硬件黑客集结:开源FPGA开发板测评活动全网火热招募中......
JEDSD204B标准verilog实现-协议演进
NVMe高速传输之摆脱XDMA设计16:TLP优化
RDMA over RoCE V2设计1:通用,稳定及高性能!
【高云GW5AT-LV60 开发套件试用体验】三、LED灯控制实验
【高云GW5AT-LV60 开发套件试用体验】基于开发板进行深度学习实践,并尽量实现皮肤病理图片的识别,第四阶段
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 光纤通信测试实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | ROM、RAM、FIFO 的使用
【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环
电子发烧友网
电子发烧友论坛