扫一扫,分享给好友
串口作为常用的三大低速总线(UART、 SPI、 IIC)之一,在设计众多通信接口和调试时占有重要地位。但UART 和 SPI、 IIC 不同的是,它是异步通信接口,异步通信中的接收方并不知道数据什么时候会到达,所以双方收发端都要有各自的时钟,在数据传输过程中是不需要时钟的,发送方发送的时间间隔可以不均匀,接受方是在数据的起始位和停止位的帮助下实现信息同步的。而SPI、 IIC 是同步通信接口(后面的章节会做详细介绍),同步通信中双方使用频率一致的时钟,在数据传输过程中时钟伴随着数据一起传输,发送方和接收方使用的时钟都是由主机提供的。 UART 通信只有两根信号线,一根是发送数据端口线叫tx(Transmitter), 一根是接收数据端口线叫 rx(Receiver),如图 所示,对于 PC 来说它的 tx 要和对于 FPGA 来说的 rx 连接,同样 PC 的 rx 要和 FPGA 的 tx 连接,如果是两个 tx 或者两个 rx 连接那数据就不能正常被发送出去和接收到,所以不要弄混,记住 rx 和 tx 都是相对自身主体来讲的。UART 可以实现全双工,即可以同时进行发送数据和接收数据。
然后我们进行初步的时序分析,首先我们默认对应的波特率为9600,也就是对应的每一个数据发送占用了1/9600秒的时间,那么对应的图示为:
然后的发送实施要求如下:
发布
FPGAfpga
【开源FPGA硬件】硬件黑客集结:开源FPGA开发板测评活动全网火热招募中......
JEDSD204B标准verilog实现-协议演进
NVMe高速传输之摆脱XDMA设计16:TLP优化
RDMA over RoCE V2设计1:通用,稳定及高性能!
【高云GW5AT-LV60 开发套件试用体验】三、LED灯控制实验
【高云GW5AT-LV60 开发套件试用体验】基于开发板进行深度学习实践,并尽量实现皮肤病理图片的识别,第四阶段
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 光纤通信测试实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
【RK3568+PG2L50H开发板实验例程】FPGA部分 | ROM、RAM、FIFO 的使用
【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环
电子发烧友网
电子发烧友论坛