完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我目前正在构建用于差分曼彻斯特码（CPD / CMI）的时钟恢复模块。 我正在使用具有Clock_Hold功能的时钟向导，因为在任何时候都不会有数据来恢复时钟。 首先，我与第一个接收到的数据同步，当没有数据输入时，时钟向导正在保持同步时钟。 我想将时钟用作系统时钟。 我有以下2个问题 1.我不知道何时允许我使用系统时钟，因为锁定指示器发出“未锁定”状态，即使它仍然锁定在最后一个已知时钟上。 2.当我收到有关输入的新数据时，我希望时钟向导重新调整到传送时钟。 在这种情况下出现在时钟内的Modelsim尖峰（变形时钟）。 如果时钟向导时钟和恢复的时钟同步，则时钟向导仍需要900ns才能锁定。 我可以调整锁定信号，因为我无法区分INPUT_CLK_STOPPED和LOCKED吗？ 我可以放大调整周期，以平滑过渡吗？ 在图片中，您可以看到光标线左侧的尖峰和INPUT_CLK_STOPPED信号的切换以及新输入信号后900 ns的锁定信号。 因此，在无输入期间以及正在进行重新同步过程时，没有信号表示生成的时钟信号的可靠性... Thx M0j0 
0
|
|
相关推荐
4个回答
|
|
|
M，不建议使用DCM（或pll）与时钟并不总是存在。时钟丢失，解锁和重新锁定会出现严重问题（相位检测器的其他问题会混淆）。
不要这样做！我会让其他人评论为这个应用程序生成时钟的正确方法， Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
我确实有同样的问题。
好吧，我有一个oszi生成一个工作时钟。 但我希望与传入的12,5Mhz差分曼彻斯特代码同步。 我也想知道有一种真正的rerference设计以数字方式使用它。 无法通过因子100进行过采样...... 收到的曼彻斯特数据并非一成不变。 谢谢 |
|
|
|
|
|
嗨，
谢谢你的建议，但我必须找到解决方案。 它不是一个避免实现的选择。 我用一个内部信号的组合解锁了锁定信号的东西，但我仍然在寻找一个解决重新同步问题的解决方案。 我必须避免任何短时钟周期。 有没有办法让时钟向导放大时钟周期而不是缩短时钟周期？ |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1346
评论
淘帖
1864
