完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我目前正在使用XUP Virrtex II Pro评估板,并且在我的一个设计中存在时钟问题。
我的源时钟为100MHZ,但我希望以200MHZ(时钟速度的两倍)计时。 有可能生成一个部分(可能使用核心生成器)来做到这一点? 任何帮助将非常感激。 斯图尔特 |
|
相关推荐
1个回答
|
|
嗨Stuart,您可以使用DCM并使用CLK2X输出为您提供200Mhz。
有一个DCM向导将为您生成代码,这可以通过ISE中的Coregen或Architecture向导进行访问。 您可以在Virtex II用户指南或库指南中更多地了解DCM。 |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2804 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2440 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
768浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
386浏览 1评论
1975浏览 0评论
692浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-29 03:38 , Processed in 1.139674 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号