完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我从赛灵思购买了ML405板。
我需要在Virtex4中使用MGT做一些事情。 从IP核生成器生成的文件中,看起来参考时钟由GT11CLK从一对差分时钟输入生成。 但是我找不到ML405上的差分时钟源,我刚刚在这块板上发现了一个差分时钟输入对和带有SMA连接器的差分时钟输出对。 我怎样才能得到差分时钟? 我必须使用外部差分时钟源来产生差分时钟,然后通过差分时钟输入使用它们吗? |
|
相关推荐
1个回答
|
|
您可以尝试差分输出缓冲电路板的单个时钟源。
将单个时钟连接到下面的输入,并在设计中实例化OBUFDS。 OBUFDS_inst:OBUFDS通用映射(IOSTANDARD =>“DEFAULT”)端口映射(O => O, - Diff_p输出(直接连接到顶级端口)OB => OB, - Diff_n输出(直接连接到顶层) port)I => I - 缓冲输入); |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1146浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 17:21 , Processed in 1.250916 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号