完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在尝试验证运行在375MHz的xc7vx485tffg1761-2上的Divider Generator v5.1的性能。
下面链接中的表格不包括此部分,或任何-2速度等级部分...... https://www.xilinx.com/support/documentation/ip_documentation/ru/div-gen.html 对于被除数,除数,余数类型和小数宽度,我们有一些不同的配置。 到目前为止,我的理解是行为模拟甚至后实现模拟将显示ip正常运行,如果你的设计满足时序,但你必须在硬件上运行它,以确定ip是否会以高速运行 或者,如果您可以在ip数据表中找到定义最大速度的位置,那么这将是您可以运行ip的最大速度,并且模拟不会显示错误,但硬件可能会。 那是对的吗? 谢谢, 史蒂夫 (我试着在IP论坛上发帖,但那里没有新的留言按钮) Steven R. Stadler PESenior电气工程师TSI Incorporated。 |
|
相关推荐
2个回答
|
|
S,
任何设计,任何部件,如果适当约束,合成,放置和布线,如果没有定时误差(所有松弛值均为正),则保证满足定时(即“工作”)。 也就是说,任何设计,任何部分,无论使用哪个IP块,都可以独立存在(或下降)。 包含其他IP,您自己的设计,都会影响可实现的性能。 获得保证的唯一方法是通过该工具运行整个设计以成功完成。 所以,是的,无论文档中出现什么,性能(和无错误操作)都取决于整个设计的完全成功实现。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
谢谢!!
因此,如果数据表中的信息显示IP可能无法全速运行,那么在您自己的设计中,您实例化IP,然后检查时序错误并在需要时添加必要的管道衬里,其中信息 在数据表中为您提供了一个使用此IP可能会或可能不会满足时序的抬头,因此,请更好地检查它...但最后,时序报告会告诉您需要了解的内容。 得到它了!! Steven R. Stadler PESenior电气工程师TSI Incorporated。 |
|
|
|
只有小组成员才能发言,加入小组>>
2305 浏览 7 评论
2714 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2196 浏览 9 评论
3277 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2349 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
625浏览 1评论
1679浏览 1评论
186浏览 1评论
648浏览 0评论
1835浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-18 23:30 , Processed in 1.675070 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号