完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
2个回答
|
|
|
嗨，
不，FPGA上没有专用的RESET引脚。 复位输入应从正常IO给出。 有关此特定器件的所有引脚排列，请查看链接-http：//www.xilinx.com/support/packagefiles/v7packages/xc7v585tffg1761pkg.txt 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
jenny.sun@optiscend.com写道：
FPGA：xc7v585tffg1761 就像时钟一样，有很多GCLK引脚。 我不知道它是否有全局复位引脚。 谢谢 PROGRAM_B被认为是任何Xilinx FPGA的全局复位。 它强制重新配置并将FPGA返回到已知状态。 这也是蛮力。 重新配置需要一些时间，因此必须考虑是否真的需要重置整个FPGA。 换句话说，什么条件需要全局重置而不是重新配置？ ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1105
评论
淘帖
1525
