完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1663
|
大家好，
我最近将我的设计从2014.2迁移到了2014.3。 它在2014.2上很容易合成和实现，但升级到2014.3后我再也无法实现了。 由于网站无法使用，无法放置IO会产生一个奇怪的错误！ 虽然只分配了32％的顶级IO。 [放置30-58] IO放置是不可行的。 未放置的终端数量（1）大于可用站点数量（0）。以下I / O终端组容量不足：IO组：0用：SioStd：LVCMOS18 VCCO = 1.8终止：0 TermDir：在RangeId中 ：1在设备上只有0个站点可用，但需要1个站点。 期限：重置 此消息从未在2014.2发布 有足够的空间放置IO，但它仍然失败。 任何人都可以帮我解决这个问题吗？ 最好的Regrds Asrar 
0
|
|
相关推荐
7个回答
|
|
|
嗨，
请检查该工具是否正在尝试将重置连接到顶级端口可能是由于某些原因而优化的驱动程序？ 并适当地连接它，在相关讨论中参考此链接 http://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/Can-t-implement-design-in-Vivado-2013-4-Place-30-58/td-p/489890 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
检查这个相关的线程。 http://forums.xilinx.com/t5/7-Series-FPGAs/Place-30-58-IO-placement-is-infeasible/td-p/503208 |
|
|
|
|
|
嗨，
请检查该工具是否正在尝试将重置连接到顶级端口可能是由于某些原因而优化的驱动程序？ 并适当地连接它，在相关讨论中参考此链接 http://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/Can-t-implement-design-in-Vivado-2013-4-Place-30-58/td-p/489890 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨，
我确实尝试过此链接。 它要求从设计中手动删除未使用的端口。 但事实是，设计中没有未使用的端口，并且它提供错误的端口对于我的设计是必要的，并且它们在允许的IO的可用数量内非常好。 如果你想要我，我应该把整个项目寄给你，这样你可以更好地看一下它。 最好的祝福 Asrar |
|
|
|
|
|
HI，
如果可能请上传您的设备，否则将发送给您EZMOVE链接 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
你好，
感谢vsrungafor您提供的链接。 我正在尝试您发送给我的链接，以查看生成的顶级包装器。 在那里我发现了问题。 它在港口。 所以早些时候，当我生成顶级包装器时，它“重置”了一个“std_logic_vector（0 downto 0）”，因此我在xdc文件中为引脚分配添加了相应的条目。 之后我（在无休止的迭代期间）一旦被删除并重新生成包装器，这次它“重置”了一个“std_logic” “出于自己的意志”：哦，那也许是搞砸了砂矿。 从xdc开始，它正在寻找一个端口，并从顶层获得一个引脚。 无论如何我将xdc文件条目更新为[get_ports resetn]而不是[get_ports {resetn [0]}] 而设计终于有效!! .... 我仍然不知道为什么以及如何将其更改为std_logic而不是std_logic_vector（0 downto 0）??? 和 为什么这不会在2014年出现错误.2 ??? 如果你的任何人有兴趣回答或调查这个，他们是非常欢迎和赞赏...否则我的问题已解决:) 感谢大家的帮助。 最好的祝福 Asrar |
|
|
|
|
|
嗨，
当我在约束文件中输入错误的端口名称时，我收到此错误。 例如，端口的名称是“dataIn”，但我写了“data_In”。 然后Vivado 2013.2给出了这个错误。 bbinb |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3515
