完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3947
|
[Drc 23-20]规则违规（IOSTDTYPE-1）IOStandard类型 - I / O端口systemClockN是单端但具有LOSS_25的IOS标准，它只能支持差分
我收到了这个错误 我正在使用Znyq zc702板。 我正在使用系统时钟200MHZ。 它提供差分输出。 我正在使用Vivado 2014.2中为IBUFDS提供的模板。 IBUFGDS不存在那些模板。 请帮帮我 
0
|
|
相关推荐
6个回答
|
|
|
以下AR http://www.xilinx.com/support/answers/57109.htmlhelps为您的情况。
另请参阅http://www.xilinx.com/support/answers/38656.html。 概念提供了关于差分对信号的使用的想法 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 在原帖中查看解决方案 |
|
|
|
|
|
以下AR http://www.xilinx.com/support/answers/57109.htmlhelps为您的情况。
另请参阅http://www.xilinx.com/support/answers/38656.html。 概念提供了关于差分对信号的使用的想法 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
你好
这是由于时钟源的不正确约束。 将您的约束与下面doc的主约束文件部分进行比较并更正它们 http://www.xilinx.com/support/documentation/boards_and_kits/zc702_zvik/ug850-zc702-eval-bd.pdf 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
我的约束是正确的我检查了它
|
|
|
|
|
|
嗨，
如果您使用差分输入时钟， 你还使用IBUFDS / IBUFGDS将其转换为单端？ 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ |
|
|
|
|
|
嗨，
使用IBUFGDS代替IBUFDS。 有关IBUFGDS的更多详细信息和模板，请参阅以下链接： http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/7series_hdl.pdf 如果您遇到任何问题，请告诉我们。 谢谢，Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉----------------------- -------------------------------------------------- ---------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2378 浏览 7 评论
2793 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2260 浏览 9 评论
3334 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2426 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
753浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
540浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
363浏览 1评论
1957浏览 0评论
680浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1298
