完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
第一次使用KC705板。 这些约束与ISE中的约束完全不同。 我正在尝试使用时钟和重置来构建一个简单的项目。 根据Vivado中的示例,我将以下约束写入.xdc文件: create_clock -period 5.000 -name sysClk -waveform {0.000 2.500} [get_ports sysClk] set_property PACKAGE_PIN AB11 [get_ports sysClk] set_property IOSTANDARD LVCMOS18 [get_ports sysClk] set_property PACKAGE_PIN W9 [get_ports reset] set_property IOSTANDARD LVCMOS18 [get_ports reset] 然后我收到了警告: [Common 17-69]命令失败:'AB11'不是有效的站点或包引脚名称。 [“C:/Users/we/my/my.srcs/constrs_1/new/myconst.xdc”:2] [Common 17-69]命令失败:'W9'不是有效的站点或包引脚名称。 [ “C:/Users/we/my/my.srcs/constrs_1/new/myconst.xdc”:4] 虽然我试图使用user_clock_p,但是由于io标准,位生成过程失败了。 我之前检查过ug810,但没有一个时钟: #CLOCKS#SYSCLKset_property PACKAGE_PIN AD11 [get_ports SYSCLK_N] set_property IOSTANDARD LVDS [get_ports SYSCLK_N] set_property PACKAGE_PIN AD12 [get_ports SYSCLK_P] set_property IOSTANDARD LVDS [get_ports SYSCLK_P] #USERCLKset_property PACKAGE_PIN K29 [get_ports USER_CLOCK_N] set_property IOSTANDARD LVDS_25 [get_ports USER_CLOCK_N] set_property PACKAGE_PIN K28 [ get_ports USER_CLOCK_P] set_property IOSTANDARD LVDS_25 [get_ports USER_CLOCK_P] #USER SMA CLOCKset_property PACKAGE_PIN K25 [get_ports USER_SMA_CLOCK_N] set_property IOSTANDARD LVDS_25 [get_ports USER_SMA_CLOCK_N] set_property PACKAGE_PIN L25 [get_ports USER_SMA_CLOCK_P] set_property IOSTANDARD LVDS_25 [get_ports USER_SMA_CLOCK_P]#SI5326 我现在对这个问题感到困惑。 我应该使用哪个/例子? 谢谢。 |
|
相关推荐
2个回答
|
|
HI @ conanandai100
[Common 17-69]命令失败:'AB11'不是有效的站点或包引脚名称。 [“C:/Users/we/my/my.srcs/constrs_1/new/myconst.xdc”:2] [Common 17-69]命令失败:'W9'不是有效的站点或包引脚名称。 [ “C:/Users/we/my/my.srcs/constrs_1/new/myconst.xdc”:4] 显示上述警告是因为AB11和W9是GND引脚。您不能将它们用于I / O端口。 请检查下面的k7325tffg900包文件的封装和引脚文件以检查封装引脚。 http://www.xilinx.com/support/packagefiles/k7packages/xc7k325tffg900pkg.txt 在上面的文件中,使用SRCC和MRCC搜索引脚名称,您应该将这些时钟引脚用于时钟引脚。您必须根据您使用的是单端还是差分时钟来选择IO标准。 在原帖中查看解决方案 |
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1160浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 08:04 , Processed in 1.264671 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号