完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好!
在我们的设计中,我们计划使用zynq FPGA 7z020clg484。这些是我的以下查询请咨询有价值的信息 1.在我们的设计中,我们为zynq fpga规划了1V,1.8V,3.3V电源。如果需要,请提供电源序列 2.主电源3.3V产生1V和1.8V。请提供1V,1.8V和3.3V的电源要求 3.如果可能,请查看1V,1.8V和SEQUENCE的归档机的部分编号 4.在我们的设计中,我们计划将ZYNQ的POR引脚连接到VCC_MIO_0(3.3V)。是否需要特别注意请注明 5.在我们的设计中,我们计划将ZYNQ的SRST引脚连接到3.3V(PS BANKS SUPPLY连接到3.3V)。它需要SRST PINTOCONNECT DIGILENT USB-JTAG2请给它一个清晰度 6.我们设计的设计仅限14针JTAG。 因此,计划通过以太网将PS应用程序编程并存储在QSPI中,因此通过JTAG进行编程的初步PS和PL。 如果上面有必要的信息,请提供。 7.请提供ZYNQ 7Z020-CLG484芯片的所有I / O文档 8.如何在没有AXI的情况下将处理器(PS)地址,数据,WRB,RDB连接到PL)。如何使用emio PINS来PL和PL到PS)。请提供必要的信息 |
|
相关推荐
1个回答
|
|
所有与Zynq相关的文档都发布在以下网站上。
http://www.xilinx.com/support/index.html/content/xilinx/en/supportNav/silicon_devices/soc/zynq-7000.html 请参阅相关数据表或用户指南,以找出每个查询的答案。 之后,如果您有进一步的查询,那么在单独的帖子中发布每个查询是使用论坛的简单方法。 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1122浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 23:39 , Processed in 1.212681 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号