完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
G，
收发器将提供xxx Gbs，这将在核心电源上转换为每秒yyy兆字，因此，是的，它将增加核心功率（通过收发器和结构中的核心供电的宽并行端）。 XPE应该允许你建模，看看会发生什么。 例如，以并行总线速率（157 MHz？）和收发器一起添加1,000 DFF和LUT，并注意到估计的Vccint功率的增加。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
|
|
G，
您可以使用Xilinx功耗估算器来查找您可能需要的信息。 http://www.xilinx.com/products/technology/power/xpe.html 然后，在Vivado中，功率分析仪将为您的实际设计（XPA）提供更好的数字。 处理器系统（PS）的功率不会改变（所有Zynq部件的PS都相同），因此只有可编程逻辑（PL）的Vccint（内核）可能会随着部件尺寸的增加而增加。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
2020-8-6 10:36:52
评论
|
|
|
G，
收发器将提供xxx Gbs，这将在核心电源上转换为每秒yyy兆字，因此，是的，它将增加核心功率（通过收发器和结构中的核心供电的宽并行端）。 XPE应该允许你建模，看看会发生什么。 例如，以并行总线速率（157 MHz？）和收发器一起添加1,000 DFF和LUT，并注意到估计的Vccint功率的增加。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2395 浏览 7 评论
2810 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2277 浏览 9 评论
3354 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2445 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
780浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
558浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
405浏览 1评论
1985浏览 0评论
704浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3340
淘帖
2306
