完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我们计划使用XC7Z020 PS部分的DDR3内置控制器将其连接到2个芯片[MT41K128M16] -32位数据宽度。 我们计划再使用一个DDR3组件来支持ECC。 请告知我们XC7Z020 PS中DDR3控制器引脚的详细信息,包括ECC引脚详细信息。 谢谢 Pench |
|
相关推荐
5个回答
|
|
HI,
我不认为有不同的ECC引脚,请访问下面的链接并转到ASCII文件以获取包的引脚 http://www.xilinx.com/support/documentation/user_guides/ug865-Zynq-7000-Pkg-Pinout.pdf http://www.xilinx.com/support/packagefiles/z7packages/xc7z020clg484pkg.txt http://www.xilinx.com/support/packagefiles/z7packages/xc7z020clg400pkg.txt 另外通过下面的AR进行ECC测试实例设计 http://www.xilinx.com/support/answers/58684.html 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
|
|
|
|
嗨,
是的,没有专用的ECC引脚,控制器负责操作。 PSDDR使用较低的16位作为数据,而较少的高位用于ECC。 有关更多详细信息,请参阅UG585 0.8纠错码(ECC)部分。 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
|
|
|
|
嗨,
外部DDR3接口和数据是需要的,但该组件本身在ECC功能中不起任何作用,它存储所有正常数据和ECC位asdata 问候, Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1134浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 09:59 , Processed in 1.246624 second(s), Total 54, Slave 48 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号